[發(fā)明專利]一種指令分配和預(yù)處理指令譯碼的裝置有效
| 申請?zhí)枺?/td> | 201010238659.2 | 申請日: | 2010-07-26 |
| 公開(公告)號: | CN101901130A | 公開(公告)日: | 2010-12-01 |
| 發(fā)明(設(shè)計)人: | 李兆麟;鄭慶偉;陳佳佳;葉劍飛;魏熾頻;李圣龍;王芳 | 申請(專利權(quán))人: | 清華大學(xué) |
| 主分類號: | G06F9/30 | 分類號: | G06F9/30 |
| 代理公司: | 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201 | 代理人: | 張大威 |
| 地址: | 100084 *** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 指令 分配 預(yù)處理 譯碼 裝置 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及數(shù)字信號處理領(lǐng)域,特別涉及一種指令分配和預(yù)處理指令譯碼的裝置。
背景技術(shù)
DSP(Digital?Signal?Processor,數(shù)字信號處理器)是一種獨特的微處理器,其工作原理是接收模擬信號,轉(zhuǎn)換為數(shù)字信號,再對數(shù)字信號進行修改、刪除、強化,并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性,而且其實時運行速度可達每秒數(shù)以千萬條復(fù)雜指令程序,遠遠超過通用微處理器,是數(shù)字化電子世界中日益重要的電腦芯片。DSP的強大數(shù)據(jù)處理能力和高運行速度,是最值得稱道的兩大特點。
由于DSP能夠?qū)崟r快速地實現(xiàn)各種數(shù)字信號處理算法實時處理等特點,數(shù)字信號處理器被廣泛應(yīng)用于語音處理、圖形圖像處理、通信設(shè)備、多媒體設(shè)備、儀器儀表、自動控制、醫(yī)療儀器、家用電器、汽車工業(yè)和軍事武器裝備等領(lǐng)域。當(dāng)前科學(xué)技術(shù)迅速發(fā)展,各種應(yīng)用對DSP處理器的要求越來越高,需要快速的處理大量數(shù)據(jù)和信息。應(yīng)對這種性能上的需求,現(xiàn)代數(shù)字信號處理器硬件部分均采用了高性能的超長指令字(VLIW,Very?Long?Instruction?Words)的體系結(jié)構(gòu)。VLIW結(jié)構(gòu)是由耶魯大學(xué)的J.A?Fisher于1983年首次提出的一種計算機體系結(jié)構(gòu)。該結(jié)構(gòu)通過編譯器來發(fā)現(xiàn)指令間的并行性,通過調(diào)度將能夠并行執(zhí)行的指令合并在一起組成一個超長的指令,由執(zhí)行部件的多個功能單元同時執(zhí)行。VLIW把許多條指令連在一起,增加了運算的速度。超長指令字是處理器設(shè)計領(lǐng)域中的一種越來越流行的技術(shù)。
在VLIW體系下,DSP每次取回的指令由多個功能單元執(zhí)行,所以必須使指令能夠正確的分配到目標(biāo)功能單元。指令分配單元同步功能單元同時執(zhí)行的各種操作,并把長指令中的各個字段分配給對應(yīng)的功能單元,然后在功能單元內(nèi)進行譯碼,產(chǎn)生控制信號控制功能單元實現(xiàn)指令規(guī)定的功能。指令分配單元的設(shè)計是基于該體系結(jié)構(gòu)的微處理器設(shè)計的一個重要環(huán)節(jié)。高速正確地實現(xiàn)指令分配,可以避免指令分配階段成為整個處理器設(shè)計的瓶頸。
在目前的VLIW體系結(jié)構(gòu)下,指令分配單元主要存在如下問題需要解決:
1、正確的指令分配。DSP每次取指取回8條32位的指令,這個指令包稱為一個取指包。這8條指令可以全部并行執(zhí)行,也可以全部串行執(zhí)行,也可以分為任意組,其中每組中的指令并行執(zhí)行,每組之間串行執(zhí)行。并行執(zhí)行的一組指令稱為一個執(zhí)行包,一個取指包可以分割為1到8個執(zhí)行包。
2、在確定分配幾條指令之后,判斷出執(zhí)行包的這幾條指令分別需要由哪個功能單元執(zhí)行,將它們分配到相應(yīng)的功能單元中。另外,如果執(zhí)行包中包含多周期停頓指令,還要輸出多周期停頓指令的停頓周期數(shù)。
3、由于一個取指包中可能包含1到8個執(zhí)行包,將這些執(zhí)行包分配完需要多個周期。在每個周期,如果取指包中有還沒分配的執(zhí)行包,那么在接下來的周期中要停止前面的幾級流水線,而分配部分對取指包中還沒分配的執(zhí)行包繼續(xù)進行分配,直到所有的執(zhí)行包都分配完,前面的流水線再繼續(xù)前進。對流水線的暫停通過控制器進行控制。這是流水線正常運轉(zhuǎn)所必需的要求,否則程序執(zhí)行的正確性無從保證。
4、分支指令進入取指階段后,會沖掉正在分配階段的指令,而分配單元需要從分支指令所指示的位置開始分配。所以在這種情況下將會打斷正常指令分配的過程,而是直接開始新的指令分配。
5指令分配階段結(jié)束以后,指令將被譯碼執(zhí)行。據(jù)統(tǒng)計DSP的性能分析表明,指令譯碼和準(zhǔn)備操作數(shù)階段是導(dǎo)致DSP時鐘頻率不能進一步提升的瓶頸。所以在DSP的實際設(shè)計考慮里面,為了盡量使系統(tǒng)具備提升性能的可能,需要在指令分配階段對指令譯碼做一些預(yù)操作處理。
綜上所述,分配指令階段事件的復(fù)雜性使得分配邏輯的設(shè)計非常復(fù)雜,與此相對應(yīng)的電路面積和功耗成為VLIW架構(gòu)下的嚴(yán)重缺點。
發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一,特別針對適用于超長指令字架構(gòu)下的數(shù)字信號處理器,具有高效的性能和較小的面積功耗的平衡,提出了一種指令分配和預(yù)處理指令譯碼的裝置。
為實現(xiàn)上述目的,本發(fā)明實施例提出了一種指令分配和預(yù)處理指令譯碼的裝置,包括:
指令分配模塊,用于生成指令分配使能信號和下一個周期的指令分配信號;
指令判斷及選擇模塊,用于根據(jù)來自所述指令分配模塊的指令分配使能信號,生成各個功能單元的指令選擇信號,選擇并輸出相應(yīng)的功能單元指令;和
指令預(yù)處理模塊,用于對來自所述指令判斷及選擇模塊的各個功能單元的指令進行預(yù)處理譯碼,輸出各個相應(yīng)功能單元的指令預(yù)處理信號。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于清華大學(xué),未經(jīng)清華大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010238659.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





