[發明專利]具有垂直單元的半導體器件及其制造方法無效
| 申請號: | 201010237556.4 | 申請日: | 2010-07-27 |
| 公開(公告)號: | CN102117772A | 公開(公告)日: | 2011-07-06 |
| 發明(設計)人: | 樸靖雨 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L21/82 | 分類號: | H01L21/82;H01L21/762;H01L21/768;H01L27/10 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙) 11363 | 代理人: | 郭放;黃啟行 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 垂直 單元 半導體器件 及其 制造 方法 | ||
相關申請的交叉引用
本申請要求2009年12月30日提交的韓國專利申請No.10-2009-0134732的優先權,本文通過全面引用包含該申請的全部內容。
技術領域
本發明的示例性實施方式涉及一種半導體器件,更具體而言,涉及一種包含垂直單元的半導體器件及其制造方法。
背景技術
由于某些效應,例如MOS晶體管的短溝道效應,對于普通的平面單元來說可能難以獲得充分的有源區。因此,在可以將單元形成得多小的方面可能存在限制。
作為另一種選擇,近來提出了一種包括垂直柵的垂直單元。
圖1A是圖示一種現有的半導體器件的立體圖,圖1B是這種現有的半導體器件的平面圖,其中示出了垂直柵、掩埋位線和字線。
參照圖1A和圖1B,可以在襯底11之上形成有源柱12,可以圍繞有源柱12的側壁形成垂直柵15。可以在襯底11中通過離子注入來形成掩埋位線16A和16B。另外,可以在垂直柵15和有源柱12之間形成柵絕緣層17,可以在有源柱12的頂上形成保護層13,可以在有源柱12的側壁以及保護層13的側壁上形成覆蓋層14。另外,保護層13可以包括氮化物層。另外,相鄰的垂直柵15可以通過字線18相互耦接。
根據上述現有的垂直單元技術,因為與有源區相對應的有源柱的尺寸相對地小,因此可能難以形成垂直單元。
發明內容
本發明的示例性實施方式涉及一種可以增加單元密度的半導體器件及其制造方法。
本發明的其他示例性實施方式涉及可以獲得更小的設計規則的半導體器件及其制造方法。
根據本發明的一個示例性實施方式,半導體襯底的制造方法包括以下步驟:通過在襯底之上形成器件隔離層來限定有源區;形成第一溝槽,所述第一溝槽將有源區劃分為第一有源區和第二有源區;形成填充第一溝槽的一部分的掩埋位線;形成間隙填充層,所述間隙填充層將在所述掩埋位線之上的所述第一溝槽的上部部分間隙填充;通過沿著與所述掩埋位線相交叉的方向刻蝕所述間隙填充層和器件隔離層來形成第二溝槽;以及形成填充所述第二溝槽的第一掩埋字線和第二掩埋字線,其中第一掩埋字線和第二掩埋字線分別圍繞第一有源區的側壁和第二有源區的側壁而被成形。
根據本發明的另一個示例性實施方式,半導體器件包括以下結構:利用溝槽彼此分離的第一有源區和第二有源區;填充溝槽的一部分的掩埋位線;圍繞第一有源區的側壁成形的第一掩埋字線;以及圍繞第二有源區的側壁成形的第二掩埋字線。
附圖說明
圖1A是現有的半導體器件的立體圖。
圖1B是現有的半導體器件的平面圖,其中示出了垂直柵、掩埋位線和字線。
圖2A是根據本發明的一個示例性實施方式的半導體器件的平面圖。
圖2B是根據本發明的一個示例性實施方式的半導體器件的立體圖。
圖2C是圖2A的半導體器件沿線A-A’截取的截面圖。
圖2D是圖2A的半導體器件沿線B-B’截取的截面圖。
圖3A至圖3J是根據本發明的一個示例性實施方式的制造半導體器件的方法的平面圖。
圖4A、圖4C、圖4E、圖4G、圖4I、圖4K、圖4M、圖4O、圖4Q和圖4S是圖3A至圖3J的半導體器件沿線A-A’截取的截面圖。
圖4B、圖4D、圖4F、圖4H、圖4J、圖4L、圖4N、圖4P、圖4R和圖4T是圖3A至圖3J的半導體器件沿線B-B’截取的截面圖。
圖5是根據本發明的一個示例性實施方式制造的半導體器件的單元陣列的平面圖。
具體實施方式
下面將參照附圖更詳細地描述本發明的示例性實施方式。但是,本發明可以以不同的方式實施,而不應解釋為限于本文所提出的實施方式。相反,提供這些實施方式是為了更徹底和完整的公開,并向本領域技術人員充分傳達本發明的范圍。在本說明書中,相似的附圖標記在本發明的不同附圖和實施方式中表示相似的部分。
附圖并非按比例繪制,并且在某些情況下,為清楚表述實施方式的特征,可能將比例做夸大處理。當提及第一層在第二層“上”或在襯底“上”時,其不僅表示所述第一層直接形成在所述第二層或所述襯底上的情況,還表示在所述第一層與所述第二層或所述襯底之間存在第三層的情況。
圖2A是根據本發明的一個示例性實施方式的半導體器件的平面圖。圖2B是根據本發明的一個示例性實施方式的半導體器件的立體圖。圖2C是圖2A的半導體器件沿線A-A’截取的截面圖。圖2D是圖2A的半導體器件沿線B-B’截取的截面圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010237556.4/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





