[發明專利]一種肖特基二極管的制備方法

有效

• 申請號: 201010235701.5
• 申請日: 2010-07-23
• 公開（公告）號: CN101916723A
• 公開（公告）日: 2010-12-15
• 發明（設計）人: 汪洋;吳亞貞
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/329
• 分類號: H01L21/329;H01L21/3205
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體集成電路器件制造領域，尤其涉及一種可降低器件源漏泄露電流的肖特基二極管的制備方法。

背景技術

在半導體集成電路的制備過程中，薄膜沉積是一項非常重要的工藝。所謂沉積是指一種以物理方式沉積薄膜在晶片表面上的工藝過程，薄膜沉積的方法包括化學氣相沉積(CVD，Chemical?Vapor?Deposition)法和物理氣相沉積(PVD，Physical?Vapor?Deposition)法兩大類。其中，由于PVD比CVD環保，對環境造成的傷害較低，因此PVD被廣泛的運用于集成電路的制備中，尤其被廣泛運用于金屬鍍膜。在現今的金屬化制程中，Ti、TiN、TiW等所謂的反擴散層(barrier?layer)，或是黏合層(glue?layer)；Al之栓塞(plug)及導線連接(inter?connect)，以及高溫金屬如WSi、W、Co等，都可使用PVD法來完成。

一般來說，PVD法包含下列三種不同技術：蒸鍍(Evaporation)、分子束外延(MBE，Molecular?Beam?Epitaxy)以及濺鍍(Sputter)。其中，蒸鍍是通過將蒸鍍源加熱，使其蒸發成蒸氣，到被鍍物上沉積。該方法的缺點在于被鍍物的成分不易控制。分子束外延是在超高真空系統中，使分子或原子束連續不斷地撞擊到被加熱的襯底表面上而獲得均勻外延層。由于分子束外延存在實際執行上的困難度，不常在工業中使用。而濺鍍是利用輝光放電(glow?discharge)使氬氣(Ar)離子撞擊靶材(target)表面，靶材的原子被彈出而堆積在基板表面形成薄膜。由于濺鍍獲得的電鍍層與基板的附著力遠遠高于真空蒸鍍法，因此，濺鍍成為半導體技術中一種主要的金屬鍍膜方法。

然而，傳統的濺鍍由于受到濺射原子、多元散射方向的影響，不易得到在接觸洞(contact?hole)連續且均勻覆蓋(conformal)的金屬膜，進而影響填洞(hole?filling)或栓塞(plug-in)的能力。為了改進填洞時的臺階覆蓋率(step?coverage)，對傳統的濺鍍進行了改進，發展了離子化金屬電漿(IMP，Ionized?Metal?Plasma)濺鍍，關于IMP濺鍍請參考圖1，圖1為現有的加射頻偏壓的IMP濺鍍的鍍膜腔的結構示意圖，如圖1所示，現有的IMP濺鍍的鍍膜腔的結構包括腔體1、設置在所述腔體1頂部的靶座2以及設置在所述腔體1底部的晶片臺座3，所述靶座2上固定有靶材4，所述晶片臺座3上固定有晶片5，所述靶座2與直流電源6相連，所述直流電源6的輸出功率為12KW，所述靶座2與所述晶片臺座4之間設置有射頻線圈7，所述射頻線圈7與射頻電源8相連，所述射頻電源8的頻率為2MHz，其輸出功率為3KW，并且，所述晶片臺座3還連接有射頻偏壓9。

在進行濺鍍時，所述直流電源6用于產生電漿，將靶材4上的金屬原子濺射出來；當這些金屬原子行經腔體1中的空間時，若通入較高的制程氣壓，則這些金屬原子便有大幅的機會，與氣體產生大量碰撞，因而首先被“熱激化”(Thermally?Activated)；并且，射頻電源8提供的電磁震蕩會加速這些金屬原子與氣體及電子間的碰撞，便有大量的金屬原子可被“離子化”(Ionized)，而不再是傳統濺鍍中的中性原子，也因此IMP電漿密度會較一般濺鍍高，大約是在10¹¹～10¹²cm^-3之間。這些離子化的濺鍍金屬，會因晶片臺座3上由電漿而形成的自生負偏壓(Self-Bias)，而被直線加速往晶片5的表面前進。如此一來，便可獲得方向性極佳的原子流量與不錯的沉積速率。此外，射頻偏壓9也進一步使濺鍍金屬加速往晶片5的表面前進，從而獲得更佳的底部覆蓋率，并且可改變沉積薄膜的晶體結構。