[發明專利]一種時序修復方法

有效

• 申請號: 201010234176.5
• 申請日: 2010-07-22
• 公開（公告）號: CN102339338A
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 王永流;張伸
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海東創專利代理事務所(普通合伙) 31245
• 代理人: 曹立維

技術領域

本發明涉及一種時序修復方法，尤其涉及一種集成電路版圖設計中時序修復的方法。

背景技術

當今多媒體在人們的日常生活中得到了普遍的應用。無論手機、電視、還是游戲機，其產品芯片的設計都需要系統功能完善以及運行速度快。速度決定產品的性能，而芯片設計的面積直接決定了生產成本。因此在保證產品功能正確的前提下，還必須保證有足夠快的運行速度和足夠小的芯片設計面積。

決定集成電路芯片的運行速度和設計面積主要因素有幾個方面：生產工藝、代碼編風格、代碼到版圖的實現過程等。在代碼到版圖實現過程中，修復時序往往是重要的關鍵步驟之一。傳統的實現方法處理保持時序修復采用插入大量的緩沖器，傳統的應用設計方式如附圖2中所示(其中D_n為數據通路，clk為時鐘，兩個時鐘支路在平衡后緩沖器的級數均為m)。這樣的設計方式會增加芯片的設計面積，從而會增加生產成本。

集成電路設計中的時序違反不外乎是由建立時間和保持時間不夠造成得。一般我們做時鐘通路設計時，要求其不同分支具有相同的延遲。當高頻芯片中關鍵數據通路的時序比較苛刻時，可考慮干涉時鐘通路。如何通過對時鐘通路的干預，使得數據通路的苛刻條件部分轉移到時鐘通路上，使時序快速收斂成為本發明所要解決的技術問題。

發明內容

本發明目的提供一種時序修復方法，解決在集成電路應用中由時序電路的修復所帶來的芯片設計面積加大的問題。實現在保證時序電路正常工作的前提下，降低芯片設計面積，從而降低生產成本。

本發明涉及一種時序修復方法，包含以下實施內容：

(1)分析時序違反例的特點，找出違反例起點和終點及所屬的時鐘通路分支；

(2)分析有違反例的路徑；

(3)當所有起點為起點的路徑有足夠的建立時間余量，以及所有起點為終點的路徑有足夠的保持時間余量時，進入步驟(4)；當所有終點為終點的路徑有足夠的建立時間余量，以及所有終點為起點的路徑有足夠的保持時間余量時，進入步驟(5)；

(4)采用加大路徑起點的時鐘延時的方式來修復保持時序；

(5)采用縮短路徑終點的時鐘延時的方式來修復保持時序；

(6)完成整個保持時序的修復。

步驟(1)中違反例的特點，包含以下情形之一即可采用本發明所提供的方法進行修復：

①大量的違反例發生在兩個物理劃分之間的接口上，其相關寄存器或鎖存器在各自的物理劃分內部屬于同一個時鐘域；

②大量的違反例發生在兩個完全獨立的時鐘分支上；

③大量的違反例發生在存儲器相關的路徑上；

④大量的違反例發生在同一個起點上；

⑤大量的違反例發生在同一個終點上。

在步驟(3)中，若進入步驟(4)和步驟(5)的條件同時都滿足時，既可選擇進入步驟(4)，也可選擇進入(5)。

在步驟(4)中，找到該路徑起點的時鐘通路分支根節點，根據違反例的值，插入相應的緩沖器數目。插入緩沖器的數目N＝D/d，其中D為違反例的值，d為一個緩沖器在同等操作環境下的延時。若N包含余數，則數目加1。插入緩沖器的節點條件為：①能夠到達所有關注的起點；②并且不能到達含有違反例的所有終點。為最低限度降低后面操作帶來的負面影響，該節點最好不能到達除起點以外的所有寄存器或者鎖存器，除非以這些寄存器或鎖存器為終點的所有路徑也滿足步驟(3)中涉及的所有起點為起點的路徑有足夠的建立時間余量，以及所有起點為終點的路徑有足夠的保持時間余量的條件。

在步驟(5)中，找到該路徑終點的時鐘通路分支根節點，根據違反例的值，刪除相應的緩沖器數目，該時鐘通路分支上須有足夠的緩沖器可供刪除。刪除緩沖器節點的條件為：

③能夠達到所關注的所有終點；

④不能夠達到含有違反例的所有起點；

為最低限度的降低后面操作帶來的負面影響，該節點最好不能到達除終點以外的所有寄存器或鎖存器，除非以這些寄存器或鎖存器為起點的所有路徑也滿足步驟(3)中涉及的所有終點為終點的路徑有足夠的建立時間余量，以及所有終點為起點的路徑有足夠的保持時間余量的條件。

通過本發明所提出的內容，根據實際應用，選擇不同的時鐘延遲的設計方式，能有效降低集成電路芯片設計的電路復雜度，降低芯片的設計面積，提高效率的同時又有效節約了資源。

附圖說明

圖1一種時序修復方法的基本流程圖

圖2一種傳統的時序修復電路結構示意圖