[發明專利]低功耗半導體存儲器及其制作方法、驅動方法有效
| 申請號: | 201010233925.2 | 申請日: | 2010-07-19 |
| 公開(公告)號: | CN102339828A | 公開(公告)日: | 2012-02-01 |
| 發明(設計)人: | 梁擎擎;鐘匯才;朱慧瓏 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L27/105 | 分類號: | H01L27/105;H01L21/8239 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 功耗 半導體 存儲器 及其 制作方法 驅動 方法 | ||
技術領域
本發明涉及半導體技術領域,更具體地,本發明涉及一種低功耗半導體存儲器及其制作方法、驅動方法。
背景技術
隨著集成電路技術的不斷進步,集成在同一芯片上的半導體器件數量已從最初的幾十幾百個進化到現在的數以百萬計。特別的,對于半導體存儲器而言,其單片集成密度業已達到上億個。
然而,在所述半導體存儲器集成密度與日俱增的同時,其功耗也相應增大,這主要是由所述半導體存儲器的柵極電容引起的。現有技術的半導體存儲器通常采用電荷注入浮柵的方式來完成數據存儲,而所述半導體存儲器的柵極具備較大的柵極電容,對所述柵極電容的充放電操作大大增加了器件功耗。同時,由于所述半導體存儲器采用的MOS晶體管的亞閾值擺幅相對較小,這使得其在低壓驅動時的驅動電流較弱,這又引起了半導體存儲器讀寫速度的下降。
因此,需要提出一種半導體存儲器,在降低器件功耗的同時,提高數據讀寫速度。
發明內容
本發明解決的問題是提供一種低功耗半導體存儲器及其制作方法、驅動方法,降低存儲器功耗并提高數據讀寫速度。
為解決上述問題,本發明提供了一種低功耗半導體存儲器,包括存儲晶體管與控制晶體管,其中,所述控制晶體管包含有輸入端與輸出端,所述控制晶體管的輸出端與存儲晶體管的體區相連接;在所述控制晶體管開啟時,其輸入端加載的輸入電壓輸出至存儲晶體管的體區,使得所述存儲晶體管的體區電位變化,而所述存儲晶體管體區電位用于標記存儲數據。
可選的,所述控制晶體管為垂直隧穿場效應管,所述垂直隧穿場效應管包含有第一控制電極、第二控制電極、第一導電區以及第二導電區,其中,所述第一導電區與第二導電區具有相反的導電類型,所述第一控制電極與第二控制電極用于加載控制所述垂直隧穿場效應管開啟狀態的控制電壓,所述第一導電區作為垂直隧穿場效應管的輸入端,用于加載輸入電壓,所述第二導電區作為垂直隧穿場效應管的輸出端,與存儲晶體管的體區電連接。
可選的,所述存儲晶體管的柵極與垂直隧穿場效應管的第一控制電極或第二控制電極電連接。
可選的,所述垂直隧穿場效應管位于存儲晶體管的柵極結構中:所述第一導電區位于第二導電區上方,所述第二導電區位于所述存儲晶體管的體區上方,所述第二導電區與存儲晶體管的體區具有相同的導電類型;所述第一控制電極與第二控制電極位于第一導電區與第二導電區兩側的柵極結構中,所述第一控制電極、第二控制電極通過其周圍的柵間介電層與第一導電區、第二導電區以及存儲晶體管的有源區相隔離,其中,所述第一控制電極或第二控制電極至少部分位于所述存儲晶體管的有源區上。
相應的,本發明還提供了一種用于驅動所述低功耗半導體存儲器的驅動方法,包括寫操作與讀操作,其中,
所述寫操作包括:
在垂直隧穿場效應管的第一控制電極與第二控制電極上加載低電平的控制電壓,開啟所述垂直隧穿場效應管并關閉所述存儲晶體管;
在垂直隧穿場效應管的第一導電區上加載輸入電壓,所述輸入電壓使得存儲晶體管的體區電位變化,完成數據的寫入;
所述讀操作包括:
在垂直隧穿場效應管的第一控制電極與第二控制電極上加載高電平的控制電壓,關閉所述垂直隧穿場效應管;
在存儲晶體管的源、漏極間加載讀出電壓,以檢測存儲晶體管漏極的讀出電流,進而基于所述讀出電流檢測存儲晶體管閾值電壓及體區電位的變化,從而完成數據的讀出。
相應的,本發明還提供了一種低功耗半導體存儲器的制作方法,包括:
提供半導體襯底,所述半導體襯底中形成有具有第一導電類型的有源區,以及所述有源區外的介電隔離區;
在所述半導體襯底上依次形成具有第一導電類型的第一摻雜層、具有第二導電類型的第二摻雜層以及介電保護層;
部分刻蝕所述介電保護層、第二摻雜層與第一摻雜層,有源區與介電隔離區上殘留的第二摻雜層與第一摻雜層形成柵極結構;
在所述柵極結構的兩側形成間隙壁結構,在所述柵極結構兩側的有源區中形成源區與漏區;
在所述半導體襯底上形成第一層間介電層,刻蝕所述第一層間介電層,直至露出介電保護層的表面;
圖形化所述介電保護層,以所述圖形化的介電保護層為掩膜,刻蝕所述柵極結構直至露出有源區與介電隔離區表面,形成位于柵極結構兩端的第一開口與第二開口,所述第一開口或第二開口至少部分位于有源區上,所述第一開口與第二開口間的第一摻雜層與第二摻雜層分別作為垂直隧穿場效應管的第二導電區與第一導電區;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010233925.2/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





