[發明專利]串行閃存及其地址傳輸方法

有效

• 申請號: 201010233498.8
• 申請日: 2010-07-16
• 公開（公告）號: CN102087633A
• 公開（公告）日: 2011-06-08
• 發明（設計）人: 張坤龍;林永豐;洪俊雄
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

1.一種存儲器的地址傳輸方法，用以在一數據傳輸時段起始之前，透過一地址接收時段接收地址信息，且在該地址接收時段與該數據傳輸時段之間，有一等待時段，該地址傳輸方法包括：

于該地址時段接收該地址信息的一部份；以及

于該等待時段的一部分時段，接收該地址信息的另一部分，該部分時段的大小依該地址信息的大小而定，使得該數據傳輸時段的起始時間維持不變。

2.根據權利要求1所述的地址傳輸方法，更包括：

一位于地址接收時段之前的命令接收時段，用以接收一操作命令。

3.根據權利要求1所述的地址傳輸方法，其中該地址信息包括m+n個位，于該地址時段接收該地址信息的第1位至第m個位，并于該等待時段接收該地址信息的第m+1位至第m+n個位，該第1位為最低位(LeastSignificant?Bit，LSB)，該第m+n位為最高位(Most?Significant?Bit，MSB)。

4.根據權利要求1所述的地址傳輸方法，其中該地址信息包括m+n個位，于該地址時段接收該地址信息的第m+1位至第m+n個位，并于該等待時段接收該地址信息的第1位至第m個位，該第1位為該第二存儲器地址的最低位(Least?Significant?Bit，LSB)，該第m+n位為該第二存儲器地址的最高位(Most?Significant?Bit，LSB)。

5.一種存儲器，包括：

一存儲器陣列，含有多個可被一地址信息尋址的存儲單元；以及

一接口，在一數據傳輸時段起始之前，于一地址接收時段，接收該地址信息的一部分，并于一介于該地址接收時段與該數據傳輸時段之間的等待時段，以其一部分時段接收該地址信息的另一部分，該部分時段的大小依地址大小而定，使得該數據傳輸時段的起始時間維持不變。

6.根據權利要求5所述的存儲器，其中該接口于一命令時段接收一操作命令，而啟動該地址信息的接收。

7.根據權利要求5所述的存儲器，其中該地址信息包括m+n個位，該接口于該地址時段接收該地址信息的第1位至第m個位，并于該等待時段接收該地址信息的第m+1位至第m+n個位，該第1位為最低位(LeastSignificant?Bit，LSB)，該第m+n位為最高位(Most?Significant?Bit，LSB)。

8.根據權利要求5所述的存儲器，其中該地址信息包括m+n個位，該接口于該地址時段接收該第m+1位至第m+n個位，并于該等待時段接收該第1位至第m個位，該第1位為最低位(Least?Significant?Bit，LSB)，該第m+n位為最高位(Most?Significant?Bit，LSB)。

9.根據權利要求5所述的存儲器，更包括：

一串行/并行轉換器，用以將自該接口串行輸入的該地址信息轉換為并行輸出。

10.根據權利要求9所述的存儲器，更包括：

一地址緩存單元；以及

一接口控制器，用以控制該地址緩存單元暫存并行輸出的該地址信息。