[發明專利]一種基于柵極替代工藝的制造半導體器件的方法

無效

• 申請號: 201010231034.3
• 申請日: 2010-07-14
• 公開（公告）號: CN102339752A
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 王文武;韓鍇;王曉磊;馬雪麗;陳大鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/49
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 馬佑平

技術領域

本發明通常涉及一種半導體器件的制造方法，具體來說，涉及一種基于柵極替代工藝的半導體器件的制造方法。

背景技術

目前，半導體器件的制造工藝主要有前柵工藝和柵極替代工藝(或后柵工藝)，前柵工藝的柵極的形成在源、漏極生成之前，柵極替代工藝的柵極的形成則在源、漏極生成之后，此工藝中柵極不需要承受很高的退火溫度。

傳統柵極替代工藝中，通常選用多晶硅作為假柵，當器件的源極和漏極制備完后，將利用干法刻蝕或濕法刻蝕技術將假柵去掉，之后在柵溝槽內分別填入適合于nMOS和pMOS器件的金屬柵材料。但是，選用多晶硅假柵工藝存在著幾個挑戰性問題：一是在制備多晶硅假柵時，需要在550-650℃的溫度條件內完成，這可能會引起器件的界面氧化層生長，并增大等效氧化層厚度(EOT)；另外，隨著器件特征尺寸的不斷減小，器件的柵高度也在不斷變小，這意味著，多晶硅假柵的厚度也在變小，這為離子注入帶來了挑戰，當對源和漏極進行離子注入的時候，由于過小的多晶硅柵高，注入離子可能會穿透多晶硅假柵，并到達介質層及溝道區，引起器件性能下降；此外，如果選用多晶硅假柵，由于nMOS和pMOS器件的源漏極形成過程中帶來的離子注入工藝會在兩區域的假柵內形成不同濃度的多晶硅摻雜，這會為多晶硅假柵的去除工藝帶來一定難度，例如需要選用不同條件的濕法或干法刻蝕工藝來分別去處多晶硅假柵。

因此，需要提出一種能夠提高器件性能并能簡化集成工藝的柵極替代工藝的制造半導體器件的方法。

發明內容

鑒于上述問題，本發明提出了一種基于柵極替代工藝的制造半導體器件的方法，所述方法包括：提供半導體襯底；在所述半導體襯底上依次形成界面層、假柵及其側墻，以及在所述半導體襯底中形成源極區和漏極區，并覆蓋所述源極區、漏極區形成層間介質層，其中所述假柵包括與界面層接觸的金屬材料層；去除所述假柵，以形成開口；在所述開口中形成覆蓋所述界面層的柵極區。

本發明還提出了另一種基于柵極替代工藝的制造半導體器件的方法，所述方法包括：提供半導體襯底；在所述半導體襯底上依次形成界面層、高k柵介質層、假柵及其側墻，以及在所述半導體襯底中形成源極區和漏極區，并覆蓋所述源極區、漏極區形成層間介質層，其中所述假柵包括與高k柵介質層接觸的金屬材料層；去除所述假柵，以形成開口；在所述開口中形成覆蓋所述高k柵介質層的柵電極。

本發明還提出了又一種基于柵極替代工藝的制造半導體器件的方法，所述方法包括：提供半導體襯底；在所述半導體襯底上依次形成界面層、高k柵介質層、擴散阻擋層、假柵及其側墻，以及在所述半導體襯底中形成源極區和漏極區，并覆蓋所述源極區、漏極區形成層間介質層，其中所述假柵包括與擴散阻擋層接觸的金屬材料層；去除所述假柵，以形成開口；在所述開口中形成覆蓋所述擴散阻擋層的柵電極。

通過采用本發明的制造方法，在柵極替代工藝中，采用合適的金屬材料形成替代柵(假柵)，例如TiN和W等，這些材料的形成中不需要高溫的條件，避免了假柵形成中造成器件EOT的增加，而且對于具有金屬材料層的假柵，源漏離子注入很難穿透其到達介質層及溝道區，避免了離子注入穿透假柵造成器件性能的下降，此外，后續步驟中更易去除，進而提高了器件工藝的集成度。

附圖說明

圖1示出了根據本發明的第一實施例的半導體器件制造方法的流程圖；

圖2-7示出了根據本發明的第一實施例的半導體器件制造方法的各個制造階段的結構示意圖；

圖8示出了根據本發明的第二實施例的半導體器件制造方法的流程圖；

圖9-14示出了根據本發明的第二實施例的半導體器件制造方法的各個制造階段的結構示意圖；

圖15示出了根據本發明的第三實施例的半導體器件制造方法的流程圖；

圖16-21示出了根據本發明的第三實施例的半導體器件制造方法的各個制造階段的結構示意圖。

具體實施方式