[發(fā)明專利]體系結(jié)構(gòu)事件期間維持處理器資源

有效

• 申請(qǐng)?zhí)枺?/td>: 201010227657.3
• 申請(qǐng)日: 2005-07-14
• 公開（公告）號(hào): CN101872316A
• 公開（公告）日: 2010-10-27
• 發(fā)明（設(shè)計(jì)）人: J·布蘭特;S·K·蒙達(dá)爾;R·烏利希;G·尼格;R·喬治
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F9/48
• 分類號(hào): G06F9/48;G06F12/10
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 毛力

本申請(qǐng)是申請(qǐng)?zhí)枮?00580025726.X、國際申請(qǐng)日為2005年7月14日、發(fā)明名稱為“體系結(jié)構(gòu)事件期間維持處理器資源”的發(fā)明專利申請(qǐng)的分案申請(qǐng)。

背景

本發(fā)明一般涉及數(shù)據(jù)處理系統(tǒng)，尤其涉及使用處理器在不同上下文中進(jìn)行處理。

許多現(xiàn)有的計(jì)算機(jī)系統(tǒng)使用虛擬存儲(chǔ)器系統(tǒng)來管理存儲(chǔ)器，并將其分配給在系統(tǒng)中運(yùn)行的多個(gè)進(jìn)程，這就允許在該系統(tǒng)上運(yùn)行的每個(gè)進(jìn)程像它能控制由該系統(tǒng)提供的全部范圍的地址那樣來工作。操作系統(tǒng)(OS)將用于每個(gè)進(jìn)程的虛擬地址空間映射至用于該系統(tǒng)的實(shí)際物理地址空間。通常使用頁面表來維持從物理地址到虛擬地址的映射。

處理器性能可經(jīng)由多級(jí)流水線體系結(jié)構(gòu)改進(jìn)，在該多級(jí)流水線體系結(jié)構(gòu)中諸如高速緩存、緩沖器、陣列等的各種流水線資源可更為有效地用于執(zhí)行指令。改進(jìn)虛擬存儲(chǔ)器系統(tǒng)的使用的一種流水線資源是翻譯后備緩沖器(TLB)。TLB是處理器流水線內(nèi)存儲(chǔ)器的相對(duì)較小部分，用于高速緩存部分系統(tǒng)虛擬地址至物理地址的翻譯。具體地，翻譯集的少量元素被存儲(chǔ)在處理器能極快訪問的TLB中。系統(tǒng)中可存在各種TLB。例如，存在用于指令和數(shù)據(jù)的單獨(dú)TLB(分別為指令TLB(iTLB)和數(shù)據(jù)TLB(dTLB)。此外，在某些系統(tǒng)中可存在二級(jí)dTLB(STLB)。

如果在TLB中不存在對(duì)特定虛擬地址的翻譯，則會(huì)出現(xiàn)“翻譯遺漏”并且使用更一般機(jī)制來解決地址翻譯。處理以此方式繼續(xù)直到出現(xiàn)上下文切換。上下文切換會(huì)在多任務(wù)OS停止時(shí)運(yùn)行一個(gè)進(jìn)程(例如，應(yīng)用軟件)并開始運(yùn)行另一個(gè)進(jìn)程時(shí)發(fā)生。當(dāng)發(fā)生上下文切換時(shí)，包括頁面目錄的頁面表和用于新進(jìn)程的頁面表被載入，并且該TLB和其他流水線資源必須被清除。清除意味著資源內(nèi)容被清空。

某些系統(tǒng)可實(shí)現(xiàn)其中虛擬機(jī)監(jiān)視器(VMM)可向其他軟件呈現(xiàn)一個(gè)或多個(gè)虛擬機(jī)的抽象的虛擬機(jī)(VM)環(huán)境。每個(gè)VM都可用作自主式平臺(tái)，從而運(yùn)行它自己的“客戶操作系統(tǒng)”(即，由VMM提供的OS)以及被統(tǒng)稱為客戶軟件(或簡稱為“客戶”)的其他軟件。客戶軟件期望像在專用計(jì)算機(jī)而非虛擬機(jī)上運(yùn)行那樣來工作。因此，客戶軟件期望控制各種事件并能夠訪問諸如駐留處理器資源、駐留于存儲(chǔ)器內(nèi)的資源和駐留于基礎(chǔ)硬件平臺(tái)的資源的硬件資源。

在虛擬機(jī)環(huán)境中，VMM通常對(duì)這些事件和硬件資源有著最終控制權(quán)，以提供客戶軟件的合適操作，并且為在不同虛擬機(jī)上運(yùn)行的客戶軟件或在這些軟件之間提供保護(hù)。為了實(shí)現(xiàn)這一目標(biāo)，VMM通常在客戶軟件訪問受保護(hù)資源時(shí)或在出現(xiàn)其他事件(諸如中斷或異常)時(shí)接收控制(即，影響環(huán)境切換)。

在VM或其他環(huán)境中的上下文切換會(huì)引起現(xiàn)代微處理器中相當(dāng)大的額外開銷。該額外開銷會(huì)因?yàn)樵诿看紊舷挛那袚Q時(shí)必須清除并重新加載的巨大二級(jí)TLB而加劇。這樣該額外開銷就會(huì)對(duì)性能，特別是帶有多個(gè)活動(dòng)上下文的系統(tǒng)中的性能產(chǎn)生不利影響。于是就需要在上下文切換時(shí)能更有效地維持流水線資源。

附圖簡述

圖1是根據(jù)本發(fā)明一實(shí)施例的線性地址翻譯。

圖2是根據(jù)本發(fā)明一實(shí)施例的系統(tǒng)的一部分的框圖。

圖3是根據(jù)本發(fā)明一實(shí)施例的方法的流程圖。

圖4是根據(jù)本發(fā)明另一實(shí)施例的方法的流程圖。

圖5是根據(jù)本發(fā)明又一實(shí)施例的方法的流程圖。

圖6是本發(fā)明一實(shí)施例的代表性計(jì)算機(jī)系統(tǒng)的框圖。

詳細(xì)描述

在本發(fā)明的各個(gè)實(shí)施例中，諸如TLB、跟蹤緩存(TC)、分支預(yù)測(cè)單元(BPU)陣列、小型標(biāo)志等的流水線資源或結(jié)構(gòu)可支持多地址空間。在此使用的術(shù)語“地址空間”指的是存儲(chǔ)器內(nèi)對(duì)應(yīng)于給定應(yīng)用程序(例如上下文)的一組地址。

在各個(gè)實(shí)施例中，地址空間可受到確定或影響物理翻譯線性的體系結(jié)構(gòu)控制寄存器的組合(例如，包括頁面目錄基址寄存器(CR3.PDBR)、頁面級(jí)高速緩存禁用位(PCD)、頁面級(jí)直寫位(PWT)的控制寄存器3；包括分頁位(CR0.PG)、保護(hù)啟用位(CR0.PE)的控制寄存器0；包括頁面大小擴(kuò)展位(CR4.PSE)以及頁面全局啟用位和物理地址擴(kuò)展位(CR4.PGE和PAE)、經(jīng)擴(kuò)展的功能啟用長寄存器模式尋址(EFER.LMA)和非執(zhí)行位(EFER.NXE)的控制寄存器4)的控制。