[發明專利]一種半導體器件及其形成方法

無效

• 申請號: 201010223866.0
• 申請日: 2010-07-01
• 公開（公告）號: CN102315125A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 朱慧瓏;梁擎擎
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/78;H01L29/40;H01L21/8238
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 馬佑平

1.一種半導體器件的形成方法，所述半導體器件包括PMOS器件，其特征在于，形成所述PMOS器件的步驟包括：

形成柵堆疊結構，所述柵堆疊結構包括柵介質層、柵極和側墻，所述柵介質層形成于半導體基底上，所述柵極形成于所述柵介質層上，所述側墻環繞所述柵極及所述柵介質層或者環繞所述柵極且覆蓋所述柵介質層；

去除所述側墻，以形成空腔；

以輔助層填充所述空腔，所述輔助層具有第一壓應力。

2.根據權利要求1所述的方法，其特征在于：所述輔助層材料為氮化硅。

3.根據權利要求1或2所述的方法，其特征在于，形成所述柵堆疊結構的步驟包括：

形成偽柵堆疊結構，所述偽柵堆疊結構包括柵介質層、偽柵和側墻，所述柵介質層形成于半導體基底上，所述偽柵形成于所述柵介質層上，所述側墻環繞所述偽柵及所述柵介質層或者環繞所述偽柵且覆蓋所述柵介質層；

形成阻擋層及層間介質層，所述阻擋層形成于所述半導體基底上且覆蓋所述偽柵堆疊結構，所述層間介質層覆蓋所述阻擋層；

平坦化所述阻擋層及所述層間介質層，以暴露所述偽柵、所述側墻和所述阻擋層；

以柵極材料替代所述偽柵，所述柵極材料具有第二壓應力，所述第二壓應力及所述第一壓應力對形成于所述PMOS器件內的溝道區產生壓應力。

4.根據權利要求3所述的方法，其特征在于：所述柵極材料為TiAl。

5.根據權利要求3所述的方法，其特征在于：所述阻擋層材料與所述側墻材料相同，在去除所述側墻時，也去除暴露的所述阻擋層。

6.一種半導體器件的形成方法，所述半導體器件包括PMOS器件，其特征在于，形成所述PMOS器件的步驟包括：

形成柵堆疊結構，所述柵堆疊結構包括柵介質層、柵極和側墻，所述柵介質層形成于半導體基底上，所述柵極形成于所述柵介質層上且所述柵極材料具有第二壓應力，所述側墻環繞所述柵極及所述柵介質層或者環繞所述柵極且覆蓋所述柵介質層；

去除所述側墻，以形成空腔；

以輔助層填充所述空腔。

7.根據權利要求6所述的方法，其特征在于：所述輔助層具有第一壓應力，所述第一壓應力及所述第二壓應力對形成于所述PMOS器件內的溝道區產生壓應力。

8.根據權利要求7所述的方法，其特征在于：所述輔助層材料為氮化硅。

9.根據權利要求6所述的方法，其特征在于，形成所述柵堆疊結構的步驟包括：

形成偽柵堆疊結構，所述偽柵堆疊結構包括柵介質層、偽柵和側墻，所述柵介質層形成于半導體基底上，所述偽柵形成于所述柵介質層上，所述側墻環繞所述偽柵及所述柵介質層或者環繞所述偽柵且覆蓋所述柵介質層；

形成阻擋層及層間介質層，所述阻擋層形成于所述半導體基底上且覆蓋所述偽柵堆疊結構，所述層間介質層覆蓋所述阻擋層；

平坦化所述阻擋層及所述層間介質層，以暴露所述偽柵、所述側墻和所述阻擋層；

以柵極材料替代所述偽柵。

10.根據權利要求6所述的方法，其特征在于：所述柵極材料為TiAl。

11.根據權利要求6所述的方法，其特征在于：所述阻擋層材料與所述側墻材料相同，在去除所述側墻時，也去除暴露的所述阻擋層。

12.一種半導體器件，所述半導體器件包括PMOS器件，其特征在于，所述PMOS器件包括：

柵介質層，所述柵介質層形成于半導體基底上；

柵極，所述柵極形成于所述柵介質層上；

輔助層，所述輔助層形成于所述半導體基底上，所述輔助層環繞所述柵極及所述柵介質層或者環繞所述柵極且覆蓋所述柵介質層；所述輔助層具有第一壓應力及/或所述柵極具有第二壓應力，以對形成于所述PMOS器件內的溝道區產生壓應力。

13.根據權利要求12所述的半導體器件，其特征在于：所述輔助層材料為氮化硅。

14.根據權利要求12或13所述的半導體器件，其特征在于：所述柵極材料為TiAl。