[發明專利]一個基于NMOS反饋用于芯片上電源箝位ESD保護電路

有效

• 申請號: 201010222713.4
• 申請日: 2010-06-28
• 公開（公告）號: CN101902039A
• 公開（公告）日: 2010-12-01
• 發明（設計）人: 蔡小五;嚴北平;杜曉陽;霍曉;韓孝勇;顏丙勇
• 申請（專利權）人: 香港應用科技研究院有限公司
• 主分類號: H02H9/02
• 分類號: H02H9/02;H02H9/04
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

【技術領域】

本發明涉及半導體電路的靜電放電(ESD)保護，特別涉及采用反饋技術的電源和地(power-to-ground)之間的箝位電路。

【背景技術】

半導體加工技術能夠生產極小型的晶體管。這些微型晶體管具有很薄的氧化絕緣層，其容易被靜電損壞。因此，當手持這些半導體裝置時需要特別小心。

通常人身上攜帶的靜電能夠通過半導體集成電路(IC或芯片)上的任何一對接口(Pin)進行放電。通常使用自動測試裝置施加一個電壓在不同對的芯片接口(Pin)上，來測試IC芯片對這種靜電放電(ESD)的阻抗?？梢赃x擇任何一對接口(Pin)用于ESD測試。

輸入和輸出接口(Pin)一般有對應的ESD保護電路，但核心電路被直接連接到Vdd電源和Vss地之間，Vdd和Vss之間沒有電源箝位電路用于ESD保護。當ESD脈沖被施加到Vdd和Vss之間時，使用芯片內部晶體管來驅散ESD脈沖。

但是，隨著裝置尺寸持續縮小，當ESD脈沖施加在電源和地之間時就會發生損壞。確切的破壞機理可能很難確定，并且可能隨IC電路和幾何特性設計的不同而不同。

厚氧化物晶體管可以作為ESD保護電路。盡管這種厚氧化物晶體管比薄氧化物晶體管更不容易損壞，但是需要一個非常高的柵控制電壓來開啟晶體管，因為柵氧化層比較厚。在厚氧化物晶體管開啟之前，可能發生對芯片上的其它薄氧化物晶體管的損壞。因此，由厚氧化物晶體管提供的保護低于期望。也可以使用薄氧化物晶體管和橫向NPN裝置。但是，需要一個較大的寬度或基極-發射極區域來傳導足夠的電流。

與其使用無源電路(passive?circuit)，不如使用一個有源箝位。圖1顯示一個現有技術的具有有源R-C(電阻電容)箝位的電源和地之間ESD保護電路。

電容器22和電阻器20形成一個R-C傳感元件。反向器10、12、14轉換電容器22和電阻器20之間的感應電壓，并驅動n-溝道箝位晶體管18的柵極。

在正常條件下，電阻器20驅動反向器10的輸入至高，產生一個低電壓驅動n-溝道箝位晶體管18的柵極，使得其關斷。當一個電壓脈沖施加到Vdd上，如一HBM?ESD脈沖，電容器22保持反向器10的輸入為低，同時維持一段時間，該時間由R-C時間常數確定。反向器10的低輸入驅動n-溝道箝位晶體管18的柵極至高，從而開啟n-溝道箝位晶體管18，將電流從電源分流到地，分流施加到電源線的ESD脈沖。

盡管這種有源ESD保護電路很有用，但其易受噪聲影響，特別是在芯片上電期間。如果有源ESD保護電路在上電期間被觸發，將會導致Vdd下降或甚至閂鎖(latch-up)。低電源電壓電路可能更易受到影響。

在R-C時間過去之后，電阻器20將反向器10的輸入上拉至高，一個低電壓被驅動至n-溝道箝位晶體管18的柵極上，從而將它關閉。如果R-C數值太小，箝位晶體管很快就關閉，在所有ESD電流通過n-溝道箝位晶體管18被分流到地之前就關閉了。對HBM，脈沖寬度相對較寬，從而需要較大的R-C數值(例如大約1us)，從而n-溝道箝位晶體管18在HBM?ESD脈沖結束之前不會關閉。這個較大的R-C數值會導致較大尺寸的電容器22。使用較大的電容器，漏電和誤觸發可能是一個問題。

電容器22可以有一個大約10pF的數值。對一個0.35-μm?CMOS工藝而言，圖1電路可能需要12,000μm²的面積?？梢允褂梅答仭㈧o態存儲器、和晶閘管(thrysistor)來解決圖1的大電容器問題。但是，仍然期望有改進的反饋電路。

期望有一種ESD保護電路，其能夠保護IC的內部電源。期望有一個有源的而不是無源的保護電路。期望能夠主動地導通或者關斷ESD保護電路。期望能夠主動導通或者關斷一個薄氧化物晶體管，其作為在電源和地之間的ESD泄放通路。期望能夠避免使用厚氧化物晶體管和二極管。期望有一個有源ESD保護電路，其在上電期間不易受噪聲影響。期望有一個具有改進反饋的ESD保護電路來降低電容器的尺寸。

【附圖說明】

圖1顯示一個現有技術的具有有源R-C箝位的電源和地之間的ESD保護電路。

圖2是一個NMOS反饋有源ESD箝位的結構示意圖。

圖3顯示在一個ESD事件開始時NMOS反饋有源ESD箝位的狀態。

圖4顯示在ESD事件開始后經過R-C時間常數之后NMOS反饋有源ESD箝位的運作。

圖5顯示在亞閾值電流已經放電V1之后NMOS反饋有源ESD箝位的狀態。

圖6A是一個HBM?ESD輸入的電流波形。