[發明專利]一種半導體及其制造方法

無效

• 申請號: 201010222449.4
• 申請日: 2010-07-05
• 公開（公告）號: CN102315263A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 黃胤富;鍾淼鈞;連士進
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明是有關于一種半導體，且特別是有關于功率金屬-氧化層-半導體晶體管、其制造方法及使用方法。

背景技術

側向式雙重擴散的金屬-氧化層-半導體(LDMOS)場效晶體管(MOSFET)是一種被制造成具有共面的漏極與源極區的MOSFET。具有P通道的LDMOS裝置可被稱為LDPMOS裝置。這些裝置通常被使用于高電壓應用，且當設計這種LDPMOS裝置時，很重要的是讓此裝置具有很高的崩潰電壓(BVD)，同時在操作期間也顯現出低特定導通電阻(R_onsp)。通過設計具有低R_onsp與高BVD的LDPMO?S裝置，可在高電壓應用中達到低功率損失。此外，當晶體管在飽和狀態時，低R_onsp可促進高漏極電流(I_dsat)。當設計這種LDPMOS裝置時會遇到的一個問題是，傾向于將BVD最大化的那些方法也傾向于對R_onsp具有負面影響，反之亦然。換言之，一種折衷方案(例如，逆關系)是典型地呈現在BVD與R_onsp的最佳化之間。

因此，在現有技術中存在有可提供在大BVD與小R_onsp之間的有效折衷的側向式功率MOSFET配置的需求。

發明內容

本發明通過提供一種半導體結構來滿足此需求，此半導體結構在崩潰電壓(BVD)與特定導通電阻(R_onsp)之間顯現出有效的折衷。于此依據一實施例所揭露的本發明包含一第一導電型的一襯底，而一外延層形成于襯底上方。一第二導電型的一第一阱區可能形成于外延層中，第二導電型的一第二阱區是類似地形成于外延層中，并與第一阱區隔開。第一導電型的一第三阱區可能形成于第一阱區與第二阱區之間。第一導電型的一場區可能形成于第三阱區的一表面，并與第一和第二阱區隔開，場區具有形成于其一表面上并延伸進入場區的一第一導電型態的漏極區。

本發明的另一實施例更包含第二導電型的一埋入區，其形成于外延層中并延伸進入襯底。依據本實施例，第一阱區從外延層的一表面延伸至埋入區的一上部范圍(例如表面)，第一阱區覆蓋于埋入區的一部分上并側向延伸超過埋入區(例如通過埋入區的右范圍)。本實施例的第二阱區也從外延層的表面延伸至埋入區上部范圍，覆蓋埋入區的一部分，并側向延伸超過埋入區(例如通過埋入區的左范圍)。場區與埋入區隔開。

雖然為了利用功能說明在表述上的流暢性而已經或即將說明本發明的設備與方法，但是可以很清楚理解到以下的權利要求，除非特別表示，否則不應被解釋成受限于「手段」或「步驟」限定的組成，但將取決于由以下權利要求在等同定義的意思與等效設計的完整范疇。

在此說明或參考的任何特征或其組合包含在本發明的范疇之內，只要從上下文、說明書及熟習本項技術的人可清楚理解包含在任何這種組合的這些特征并不會有不一致的現象即可。此外，所說明或參考的任何特征或其組合，可能特別排除在本發明的任何實施例以外。為了總結本發明的目的，以下將說明并提及本發明的某些實施例、優點與嶄新的特征。當然，我們應理解到在本發明的任何特定實施例，并不需要將所有這些實施例、優點或特征予以具體化。本發明的額外優點及實施例將從以下的詳細說明及權利要求而得以更顯清楚。

為讓本發明的上述內容能更明顯易懂，下文特舉一較佳實施例，并結合附圖，作詳細說明如下：

附圖說明

圖1是現有技術的側向式雙重擴散的P通道金屬-氧化層-半導體(LDPMOS)結構的第一示例剖面圖；

圖2是現有技術的LDPMOS結構的第二示例剖面圖；

圖3是依據本發明所制造的LDPMOS結構剖面圖；

圖4是顯示依據本發明的LDPMOS結構的制造方法的實施例流程圖；

圖5A是顯示在注入N型隱埋層于P型襯底之后，在早期階段用以制造一批半導體結構的剖面圖；

圖5B是顯示沉積P型外延層在圖5A的結構上方的結果的剖面圖；

圖5C是描繪在圖5B的結構中形成N與P阱的效應的剖面圖；

圖5D是顯示在圖5C的結構的一部分形成P場域的結果的剖面圖；

圖5E是具有氮化硅層圖案表面的第5D圖的結構剖面圖；

圖5F是在形成場氧化層(FOX)區于其表面上以后5D的結構剖面圖；

圖5G是顯示在圖5F的結構上形成高電壓柵極結構的結果剖面圖；

圖5H是證明在圖5G的結構上執行P與N型注入的結果的剖面圖；以及