[發明專利]雙列直插式存儲模塊中的相變存儲器

有效

• 申請號: 201010222395.1
• 申請日: 2010-07-05
• 公開（公告）號: CN101957726A
• 公開（公告）日: 2011-01-26
• 發明（設計）人: 謝庫費·卡瓦米;賈里德·E·赫爾伯特
• 申請（專利權）人: 恒憶有限責任公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F13/16
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李敬文

1.一種系統，包括：

雙列直插式存儲模塊DIMM，包括一個或多個相變存儲器PCM模塊；

電連接到所述系統的存儲總線，其中所述PCM模塊并行地電連接到所述存儲總線；以及

存儲器，保持基本輸入/輸出系統BIOS，所述BIOS包括與所述PCM模塊相對應的參數。

2.如權利要求1所述的系統，其中，所述參數包括所述PCM模塊的附加等待時間或列地址選通CAS等待時間的值。

3.如權利要求1所述的系統，其中，所述PCM模塊與附加等待時間相關聯，所述附加等待時間使得能夠在將行地址提供給所述DIMM之后立即將列地址提供給所述DIMM。

4.如權利要求1所述的系統，還包括：

動態隨機存取存儲器DRAM高速緩沖存儲器，用于高速緩存與所述DIMM的特定地址相對應的寫入數據。

5.如權利要求1所述的系統，其中，組地址比特與一個或多個所述PCM模塊的多個存儲組相對應。

6.如權利要求1所述的系統，其中，所述DIMM包括所述系統的主存儲器。

7.如權利要求1所述的系統，其中，一個或多個所述PCM模塊包括動態隨機存取存儲器DRAM模式寄存器和/或DRAM接口。

8.一種方法，包括：

向包括一個或多個相變存儲器PCM模塊的雙列直插式存儲模塊DIMM提供激活指令；

向所述PCM模塊提供行地址；以及

在向所述PCM模塊提供后續的行地址之前，提供多個列地址。

9.如權利要求8所述的方法，還包括：在向所述DIMM提供行地址之后立即向所述DIMM提供所述多個列地址中的一個。

10.如權利要求8所述的方法，還包括：

在計算平臺的基本輸入/輸出系統BIOS中保持與所述PCM模塊相對應的參數。

11.如權利要求10所述的方法，其中所述參數包括所述PCM模塊的附加等待時間的值。

12.如權利要求8所述的方法，還包括：

通過在DRAM高速緩沖存儲器中高速緩存與所述DIMM的特定地址相對應的寫入數據，來管理所述PCM模塊的循環周期限制。

13.如權利要求12所述的方法，還包括：

至少部分地基于所述PCM模塊的屬性，來選擇所述DRAM高速緩沖存儲器的存儲器大小。

14.如權利要求8所述的方法，還包括：

使用組地址比特來訪問一個或多個所述PCM器件的多個存儲組。

15.如權利要求10所述的方法，其中所述DIMM包括所述計算平臺的主存儲器。

16.一種存儲裝置，包括：

雙列直插式存儲模塊DIMM，適于至少部分地基于動態隨機存取存儲器DRAM來進行電操作，其中所述DIMM包括一個或多個相變存儲器PCM模塊。

17.如權利要求16所述的存儲裝置，還包括：

電連接到計算系統的存儲總線，其中所述PCM模塊并行地電連接到所述存儲總線，所述計算系統包括基本輸入/輸出系統BIOS，所述BIOS保持與所述PCM模塊相對應的參數。

18.如權利要求16所述的存儲裝置，還包括：

DRAM高速緩沖存儲器，用于高速緩存與所述DIMM的特定地址相對應的寫入數據。

19.一種方法，包括：

在計算平臺的基本輸入/輸出系統BIOS中，保持與雙列直插式存儲模塊DIMM上安裝的一個或多個相變存儲器PCM模塊相對應的參數。

20.如權利要求19所述的方法，其中所述PCM模塊與附加等待時間相關聯，所述附加等待時間使得能夠在將行地址提供給所述DIMM之后立即將列地址提供給所述DIMM。

21.如權利要求19所述的方法，還包括：

通過在DRAM高速緩沖存儲器中高速緩存與所述DIMM的特定地址相對應的寫入數據，來管理所述PCM模塊的循環限制。