[發明專利]凹陷溝道的碰撞電離型場效應晶體管及其制造方法

有效

• 申請號: 201010220542.1
• 申請日: 2010-07-08
• 公開（公告）號: CN101894866A
• 公開（公告）日: 2010-11-24
• 發明（設計）人: 臧松干;劉昕彥;王鵬飛;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L29/423;H01L21/336
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于功率半導體器件技術領域，具體涉及一種功率半導體場效應晶體管及其制造方法，特別涉及一種凹陷溝道的碰撞電離型場效應晶體管及其制造方法。

背景技術

功率半導體器件是不斷發展的功率-電子系統的內在驅動力，尤其是在節約能源、動態控制、噪聲減少等方面，有著不可替代的功效。功率半導體主要應用于對能源與負載之間能量傳遞的控制，擁有精度高、速度快和功耗低的特點。最近20年來，功率器件及其封裝技術迅猛發展，尤其是功率MOS晶體管，以其輸入阻抗高、關斷時間短等優越的特性，在許多應用領域中取代了傳統的雙極型晶體管。如今的功率MOS晶體管主要有溝槽型MOS晶體管（UMOSFET）和絕緣柵雙極型晶體管（IGBT）等類型。

一種n型UMOSFET的基本結構如圖1a所示，n型外延層101形成在n型漏區106之上，n型源區103a、103b分別形成在p+區102a、102b之中，柵極105與襯底之間含有一柵氧化層104。n型UMOSFET進行工作時，對柵極與源極間施加正電壓U_GS，柵極是絕緣的，所以不會有柵極電流流過。但是柵極的正電壓會將p+區中的空穴推開，而將p+區中的少子（電子）吸引到柵極處的p+區表面。當U_GS大于U_T（開啟電壓或閾值電壓）時，柵極處p+區表面的電子濃度將超過空穴濃度，使P型半導體反型成N型而成為反型層，該反型層形成N溝道而使PN結消失，漏極和源極導通。柵極控制源極與漏極之間的電流。UMOSFET因為采用了垂直的溝道，溝道的側壁可以制作柵極，其所占用面積比平面擴散型MOSFET小，可以進一步提高器件的面積，并有效減少導通電阻、降低驅動電壓。

IGBT是由BJT(雙極型三極管)和MOS晶體管組成的復合全控型電壓驅動式功率半導體器件。一種N溝道增強型IGBT的基本結構如圖1b所示，n型源區114a、114b分別形成在p型基區（亞溝道區）113a、113b之中，柵疊層區包括柵氧化層115和柵電極116，溝道在緊靠柵區邊界形成，n型漂移區112形成在n型漏區111之上，在漏區111另一側的p+區110稱為漏注入區，它是IGBT?特有的功能區，與漏區和亞溝道區一起形成PNP?雙極晶體管，起發射極的作用，向漏區注入空穴，進行導電調制，以降低器件的通態電壓。IGBT?的開關作用是通過加正向柵極電壓形成溝道，給PNP晶體管提供基極電流，使IGBT?導通，反之，加反向柵極電壓消除溝道，切斷基極電流，使IGBT?關斷。IGBT兼有MOSFET的高輸入阻抗和GTR(Giant?Transistor，電力晶體管)?的低導通壓降兩方面的優點,非常適合應用于直流電壓為600V及以上的變流系統,如交流電機、變頻器、開關電源、照明電路、牽引傳動裝置等。

但是，由于UMOSFET和IGBT均采用了柵控n-p-n或者p-n-p結構,?它們的最小亞閾值擺幅(SS)被限制在60mv/dec，這限制了晶體管的開關速度。在一些集成密度較高的芯片上，減小器件的尺寸意味著更大的SS值，而對于高速芯片需要更小的SS值，較小的SS值能在提高器件頻率的同時降低芯片功耗。

發明內容

本發明的目的在于提出一種新型的功率半導體器件結構，以降低器件的SS值，進而能夠在提高器件頻率的同時降低芯片功耗。

本發明提出的碰撞電離型場效應晶體管，包括：

一個半導體襯底；

位于所述半導體襯底底部的具有第一種摻雜類型的漏區；

位于所述半導體襯底內的凹槽結構；

覆蓋在所述凹槽之內的柵極；

位于所述柵極與半導體襯底之間的柵介質層；

位于所述凹槽兩側的，襯底頂部的具有第二種摻雜類型的源區；

位于所述凹槽與所述源區之間的絕緣介質層。

進一步地，所述半導體襯底為單晶硅、多晶硅或者為絕緣體上的硅（SOI）。所述柵極為TiN、TaN、RuO₂、?Ru、WSi等金屬柵材料或者為摻雜的多晶硅。所述柵介質層為SiO₂、高k材料或者為它們之間的混合物。所述絕緣介質層為SiO₂、Si₃N₄或者為它們之間的混合物。

更進一步地，所述第一種摻雜類型為n型，所述第二種摻雜類型為p型；或者，所述第一種摻雜類型為p型，所述第二種摻雜類型為n型。