[發明專利]微處理器、存儲器子系統以及快取數據的方法

有效

• 申請號: 201010220129.5
• 申請日: 2010-06-25
• 公開（公告）號: CN101859287A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 柯林頓·T·戈洛爾;柯林·艾迪;羅德尼·E·虎克;艾伯特·J·婁坡
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

技術領域

本發明涉及微處理器，特別涉及在微處理器的快取存儲器中數據的預取。

背景技術

從系統存儲器預取數據和/或指令至微處理器的快取存儲器的優勢是已知的。隨著存儲器存取的等待時間(latency)以及微處理器核心時鐘頻率之間的不同會持續增加，預取數據和/或指令的優勢會變的更重要。然而，由微處理器所產生的預取請求會放置額外的載入請求(request)在微處理器的有限資源中，其中微處理器的有限資源亦被正常載入請求以及存儲請求所需要，例如微處理器的外部總線、介接(interface)微處理器至外部總線的總線接口單元、以及微處理器的不同快取存儲器。因此，設計能有效率地利用微處理器的資源的預取器(prefetcher)是重要的。

發明內容

本發明提供一種微處理器，用以存取一外部存儲器。上述微處理器包括：一第一級快取存儲器；一第二級快取存儲器；以及，一總線接口單元，用以介接上述第一級快取存儲器及上述第二級快取存儲器至一總線，其中上述總線用以存取上述外部存儲器，以及上述總線接口單元在處理來自上述第二級快取存儲器的請求之前，優先處理來自上述第一級快取存儲器的請求。上述第二級快取存儲器用以：產生一第一請求至上述總線接口單元，以從上述外部存儲器提取一快取列；當上述第一請求產生時，檢測至上述快取列的一第二請求以及一第三請求的產生，其中上述第二請求由上述總線接口單元所產生的一監聽請求，而上述第三請求由上述第一級快取存儲器所產生；判斷于上述總線上完成上述第一請求的一傳輸是否被重試；當上述傳輸被重試時，產生一未命中回應；以及，當上述傳輸不被重試時，產生一命中回應。

再者，本發明提供一種快取數據的方法，適用于一微處理器，其中上述微處理器用以存取一外部存儲器并包括一第一級快取存儲器、一第二級快取存儲器以及一總線接口單元，以及上述總線接口單元用以介接上述第一級快取存儲器及上述第二級快取存儲器至用來存取上述外部存儲器的一總線。上述方法包括：通過上述第二級快取存儲器，產生一第一請求至上述總線接口單元，以從上述外部存儲器提取一快取列，其中上述總線接口單元在處理來自上述第二級快取存儲器的請求之前，優先處理來自上述第一級快取存儲器的請求；當上述第一請求產生時，通過上述第二級快取存儲器來檢測至上述快取列的一第二請求以及一第三請求的產生，其中上述第二請求由上述總線接口單元所產生的一監聽請求，而上述第三請求由上述第一級快取存儲器所產生；通過上述第二級快取存儲器，判斷于上述總線上完成上述第一請求的一傳輸是否被重試；當上述傳輸被重試時，產生一未命中回應；以及，當上述傳輸不被重試時，產生一命中回應。

再者，本發明提供一種微處理器，用以存取一外部存儲器。上述微處理器包括：一第一級快取存儲器；一第二級快取存儲器；以及，一總線接口單元，用以介接上述第一級快取存儲器及上述第二級快取存儲器至一總線，其中上述總線用以存取上述外部存儲器以及上述總線接口單元在處理來自上述第二級快取存儲器的請求之前，優先處理來自上述第一級快取存儲器的請求。上述第二級快取存儲器用以：產生一第一請求至上述總線接口單元，以從上述外部存儲器提取一快取列；檢測到上述第一級快取存儲器接著產生關于上述快取列的一第二請求至上述第二級快取存儲器；以及，當上述總線接口單元尚未被核準上述總線的所有權來完成上述第一請求時，要求上述總線接口單元來抑制執行在上述總線的一傳輸。

再者，本發明提供一種快取數據的方法，適用于一微處理器，其中上述微處理器用以存取一外部存儲器并包括一第一級快取存儲器、一第二級快取存儲器以及一總線接口單元，以及上述總線接口單元用以介接上述第一快取存儲器及上述第二級快取存儲器至用來存取上述外部存儲器的一總線。上述方法包括：通過上述第二級快取存儲器，產生一第一請求至上述總線接口單元，以從上述外部存儲器提取一快取列；通過上述第二級快取存儲器，檢測到上述第一級快取存儲器接著產生關于上述快取列的一第二請求至上述第二級快取存儲器；以及，當上述總線接口單元尚未被核準上述總線的所有權來完成上述第一請求時，通過上述第二級快取存儲器，要求上述總線接口單元抑制執行在上述總線的一傳輸。