[發明專利]并行流水去塊效應濾波器VLSI結構設計方法

無效

• 申請號: 201010218577.1
• 申請日: 2010-07-06
• 公開（公告）號: CN101883285A
• 公開（公告）日: 2010-11-10
• 發明（設計）人: 蘭旭光;付強;李興玉;賈淑妍;鄭南寧
• 申請（專利權）人: 西安交通大學
• 主分類號: H04N7/26
• 分類號: H04N7/26
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 陸萬壽

1.并行流水去塊效應濾波器VLSI結構設計方法，其特征在于，包括下列步驟：

視頻幀被劃分為宏塊單元，去塊效應濾波以宏塊為基本濾波操作單位，在一個宏塊內以4x4像素點陣為單位劃分子塊，這些子塊邊界就是去塊效應濾波將要處理的對象；

一個宏塊需要濾波的子邊界為48條，每條子邊界對應濾波操作的輸入為邊界兩側4x4子塊像素，邊界濾波器兩個輸入端口的位寬均為32bit，對應為4像素，宏塊數據以4像素一行32bit為組織形式進入兩個FIFO(First?In?FirstOut)緩存，兩個FIFO分別向兩個邊界濾波器提供輸入；

根據并行濾波次序，邊界濾波器依次濾波所有子邊界，邊界濾波器為五級流水線實現，包含讀數據、門限計算、預濾波、濾波和寫數據五個步驟；

濾波計算公式如下，其中p0～p3、q0～q3表示待濾波的像素值，x0～x3、y0～y4表示第一級計算結果；X0～X3、Y0～Y3表示第二級的計算結果；p0′～p2′、q0′～q2′、p0″、q0″表示濾波后的像素結果；bs為濾波強度；

強濾波(Bs＝4)??????????標準濾波(Bs＝1，2，3)

p0′＝(X0+X2)＞＞3?????delta＝clip(-c1，c1，(Y1+x3+1)＞＞3)

p1′＝X0＞＞2??????????p0′＝clip(0，255，p0+delta)

p2′＝(X0+X1)＞＞3?????q0′＝clip(0，255，q0-delta)

p0″＝Y0＞＞2??????????p1′＝p1+clip(-c0，c0，X0＞＞2)

q0′＝(X2+Y3)＞＞3?????q1′＝q1+clip(-c0，c0，Y3＞＞2)

q1′＝Y3＞＞2

q2′＝(Y2+Y3)＞＞3

q0″＝X3＞＞2

算子

????????????????????????x0＝p0+q0+1

X0＝x0+x1

????????????????????????x1＝p2+p1+1(bs＝4)

X1＝y1＜＜1

????????????????????????x1＝2*p2-4*p1(bs！＝4)

X2＝x0+x3

????????????????????????x2＝q2+q1+1(bs＝4)

X3＝x3+y4

????????????????????????x2＝2*q2-4*q1(bs！＝4)

Y0＝x3+y3

????????????????????????x3＝p1+q1+1(bs＝4)

Y1＝y0＜＜2+3

????????????????????????x3＝p1q1(bs！＝4)

Y2＝y2＜＜1

????????????????????????y0＝q0-p0

Y3＝x0+x2

????????????????????????y1＝p3+p2+1

????????????????????????y2＝q3+q2+1

????????????????????????y3＝p1+p0+1

????????????????????????y4＝q1+q0+1

輸出子塊若已經完成四條邊界濾波，不再參與之后的濾波運算則回寫外存，否則暫存入片內存儲以備復用，每個子塊在完成左、右、上、下四條邊界濾波前將再次進入邊界濾波器，中間結果暫存至中間結果寄存器組，每個宏塊的最右一列子塊和最底部一行子塊將會以左鄰參考數據和上鄰參考數據的形式參與相鄰宏塊的濾波運算，因此這兩部分數據濾波完成之后將寫入片內存儲以備復用；

進入片內存儲器的子塊在某些情況下需要轉置行列順序：當這個子塊的下一次濾波操作是水平邊界濾波，即數據是以列為組織形式進入邊界濾波器時，子塊需要轉置，轉置延時四個周期。