[發明專利]一種半導體器件及其制造方法

有效

• 申請號: 201010215124.3
• 申請日: 2010-06-22
• 公開（公告）號: CN102299053A
• 公開（公告）日: 2011-12-28
• 發明（設計）人: 梁擎擎;鐘匯才;朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L23/373
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 馬佑平

技術領域

本發明通常涉及一種半導體器件及其制造方法，具體來說，涉及一種具有更好導熱性能的襯底的半導體器件及其制造方法。

背景技術

隨著半導體技術的飛速發展，具有更高性能和更強功能的集成電路要求更大的元件密度，而且各個元件自身的尺寸也進一步縮小。自加熱效應(Self-heating)主要是由于器件工作在開態時，由電流產生的焦耳熱使得器件溫度升高，從而導致器件性能退化的一種現象，隨著器件的尺寸越來越小、器件的密度越來越大，導致器件的自加熱效應(Self-heating)越來越嚴重，從而嚴重影響了器件的綜合性能。

因此，有必要提出一種具有更好導熱性能的襯底的半導體器件及其制造方法。

發明內容

本發明提供了一種半導體器件的制造方法，所述方法包括：提供半導體襯底；在所述半導體襯底上依次形成刻蝕停止層、半導體層以及絕緣層；在所述絕緣層上形成碳納米管層；去除襯底以及刻蝕停止層，以碳納米管層為替代襯底；以及在所述半導體層上形成預定器件。

本發明還提供了一種半導體器件的制造方法，所述方法包括：提供SOI襯底，所述SOI襯底包括頂層硅、埋氧化層以及背襯底；在所述襯底的頂層硅上形成絕緣層；在所述絕緣層上形成碳納米管層；去除所述背襯底以及埋氧化層，以碳納米管層為替代襯底；以及在所述頂層硅上形成預定器件。

本發明還提供了使用上述方法形成的半導體器件，所述器件包括：襯底，所述襯底為碳納米管層；形成于所述碳納米管層上的絕緣層；形成于絕緣層上的半導體層；形成于半導體層上的預定器件。

通過采用本發明所述的方法，形成了具有碳納米管層的替代襯底，并在碳納米管的襯底結構上的半導體層上形成器件結構，由于在沿著碳納米管的空管方向，其具有很好的散熱性能，從而減小器件的自加熱效應，進而提高了器件的整體性能。

附圖說明

圖1示出了根據本發明的第一實施例的半導體器件的制造方法流程圖；

圖2-5示出了根據本發明的第一實施例的半導體器件的各個制造階段器件的示意圖；

圖6示出了根據本發明的第二實施例的半導體器件的制造方法流程圖；

圖7-10示出了根據本發明的第二實施例的半導體器件的各個制造階段器件的示意圖。

具體實施方式

本發明通常涉及半導體器件及其制造方法。下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。

第一實施例

參考圖1，圖1示出了根據本發明的第一實施例的半導體器件的制造方法的流程圖。在步驟S101，參考圖2，提供半導體襯底200。在本實施例中，襯底200包括位于晶體結構中的硅襯底(例如晶片)，在其他實施例中，還可以包括其他基本半導體或化合物半導體，例如Ge、GeSi、GaAs、InP、SiC或金剛石等，在本實施例中所述襯底200為犧牲襯底。

在步驟S102，在所述半導體襯底200上依次形成刻蝕停止層202、半導體層204以及絕緣層206，如圖2所示。可以通過合適的沉積工藝，例如PVD、CVD、ALD、PLD、MOCVD、PEALD、濺射等，依次在所述半導體200上沉積形成刻蝕停止層202、半導體層204以及絕緣層206。所述可以刻蝕停止層202選擇與襯底200及半導體層204有選擇性的材料來形成，在本發明實施例中為SiGe，在其他實施例中，還可以根據襯底200及半導體層204的材料選擇合適的材料形成。其厚度為大約100至1000納米。所述半導體層204，在本發明實施例中為硅，在其他實施例中，還可以包括其他基本半導體或化合物半導體，例如Ge、GeSi、GaAs、InP、SiC或金剛石等，其厚度為大約50至100納米。所述絕緣層206可以為氧化硅、氮氧化硅等介質材料，其厚度為大約10至50納米。