[發明專利]一種低功耗電路設計優化方法

有效

• 申請號: 201010214278.0
• 申請日: 2010-06-30
• 公開（公告）號: CN102314525A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 吳玉平;陳嵐;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市德權律師事務所 11302
• 代理人: 王建國

1.一種低功耗電路設計優化方法，其特征在于，包括：

指定門級電路網表、仿真激勵、單元庫及器件模型信息的位置，并讀入所述信息進行門級電路仿真，對門級電路進行劃分，進行電路分析和仿真結果分析，依據該分析結果，根據低功耗技術對電路進行優化處理。

2.根據權利要求1所述的方法，其特征在于，所述方法還包括：

再次進行門級電路仿真，并將該仿真結果與原門級電路仿真結果進行比較，確保原門級電路在低功耗優化處理之后的門級電路中的對應部分的仿真結果相同，進行功耗評估后判斷是否接受優化，并輸出低功耗優化之后的門級電路網表信息。

3.根據權利要求2所述的方法，其特征在于，所述門級電路仿真的步驟具體包括：

通過門級電路仿真工具讀入門級電路網表、仿真激勵和門級電路的基本單元庫信息，采用基于事件驅動的仿真算法對電路進行仿真，得到各個單元的工作時序、功耗、狀態及狀態轉換信息。

4.根據權利要求2或3所述的方法，其特征在于，所述對門級電路進行劃分的步驟具體包括：

對門級電路按功能和層次關系進行劃分，將所述門級電路劃分為至少一個未進行低功耗優化的模塊/區域，構建未進行低功耗優化的模塊/區域列表。

5.根據權利要求4所述的方法，其特征在于，所述電路分析和仿真結果分析的步驟具體包括：

從所述未進行低功耗優化的模塊/區域列表頭部取出一個模塊/區域，對電路進行關鍵信號流路徑分析以確定電路的關鍵路徑；

分析門級電路仿真結果，得出阱電壓控制邏輯；并捕捉每個時鐘周期上升沿到來時，為同一寄存器重復裝載相同數據的情形；捕捉邏輯單元/模塊一段時間內處于空閑狀態的情形，并分析進入空閑狀態的條件和退出空閑狀態的條件；捕捉單元一段時間內處于睡眠狀態的情形，并分析進入睡眠狀態的條件和退出睡眠狀態的條件；對該單元各個輸入狀態下的功耗進行比較以確定最低功耗對應的輸入激勵。

6.根據權利要求5所述的方法，其特征在于，所述對電路進行優化處理的步驟具體包括：

利用所述阱電壓控制邏輯，將固定閾值MOS基本單元替換為變閾值工藝VTCMOS基本單元，并插入阱偏置電壓控制模塊；

選用多閾值工藝MTCMOS基本單元替換固定閾值MOS基本單元，在所述關鍵路徑上采用低閾值器件以確保關鍵路徑的響應速度；在分析得出的非關鍵路徑上用高閾值器件以降低非關鍵路徑上的靜態功耗；

在所述寄存器相同數據反復重載區域的寄存器槽和時鐘網絡上插入門控電路；

插入睡眠狀態檢測電路并增加特定向量生成機制/電路，在電路處于睡眠狀態下，給電路輸入置成功耗最低的輸入向量。

7.根據權利要求6所述的方法，其特征在于，所述進行功耗評估的步驟具體包括：

確定功耗評估范圍，僅在網表修改過的部分進行評估；

獲取門級電路平均動態功耗、平均靜態功耗、平均功耗，以及優化區域的平均功耗。

8.根據權利要求7所述的方法，其特征在于，所述判斷是否接受優化的步驟具體包括：

比較優化之前模塊/區域內的平均功耗和優化之后所述模塊/區域內的平均功耗，如果優化之后該模塊/區域內的平均功耗降低了，則接受該模塊/區域內的低功耗優化結果，以新的門級網表替換原有模塊/區域內的門級網表；否則保留原有模塊/區域內的門級網表；

將該經過低功耗優化處理過的模塊/區域從所述未進行低功耗優化的模塊/區域列表中刪除。

9.根據權利要求8所述的方法，其特征在于，所述將該經過低功耗優化處理過的模塊/區域從所述未進行低功耗優化的模塊/區域列表中刪除的步驟之后還包括：

判斷是否繼續進行低功耗優化，如果未進行低功耗優化的模塊/區域列表非空，則對列表頭部的模塊/區域繼續進行低功耗優化處理；如果未進行低功耗優化的模塊/區域列表為空，則結束低功耗處理。

10.根據權利要求9所述的方法，其特征在于，所述輸出低功耗優化之后的門級電路網表信息的方法包括：

直接輸出網表文件，并利用片上系統SoC集成電路設計平臺的數據導入接口導入設計數據庫；或

利用SoC集成電路設計平臺數據庫的應用程序接口API將優化之后的網表直接寫入數據庫。