[發(fā)明專利]占空比調(diào)節(jié)系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201010213787.1
• 申請日: 2010-06-30
• 公開（公告）號: CN101877578A
• 公開（公告）日: 2010-11-03
• 發(fā)明（設(shè)計(jì)）人: 吳召雷;武國勝
• 申請（專利權(quán)）人: 四川和芯微電子股份有限公司
• 主分類號: H03K3/017
• 分類號: H03K3/017
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種調(diào)節(jié)系統(tǒng)，尤指一種高速時鐘信號的占空比調(diào)節(jié)系統(tǒng)。

背景技術(shù)

占空比調(diào)節(jié)電路對于高速時鐘信號的傳輸具有非常重要的意義，傳統(tǒng)的占空比調(diào)節(jié)電路一般采用調(diào)節(jié)信號傳輸?shù)姆D(zhuǎn)閾值的方式實(shí)現(xiàn)，通過提高或降低翻轉(zhuǎn)閾值改變高低電平的脈沖寬度，從而實(shí)現(xiàn)占空比的調(diào)節(jié)。

但是傳統(tǒng)的占空比調(diào)節(jié)電路結(jié)構(gòu)較復(fù)雜，需要外圍電路提供偏置，從而使時鐘通路的電路較復(fù)雜，且在集成電路中，為版圖布局帶來困難。

發(fā)明內(nèi)容

鑒于以上內(nèi)容，有必要提供一種高速時鐘信號的占空比調(diào)節(jié)系統(tǒng)。

一種占空比調(diào)節(jié)系統(tǒng)，包括一檢測電路、一連接所述檢測電路的第一時鐘信號調(diào)節(jié)電路及一連接所述檢測電路的第二時鐘信號調(diào)節(jié)電路，所述檢測電路檢測所述第一時鐘信號調(diào)節(jié)電路輸出的一第一輸出信號的占空比及所述第二時鐘信號調(diào)節(jié)電路輸出的一第二輸出信號的占空比，并輸出一第一檢測信號及一第二檢測信號，所述第一輸出信號與所述第二輸出信號互為一對差分時鐘信號，所述第一檢測信號與所述第二檢測信號用于調(diào)節(jié)所述差分時鐘信號的上升沿。

相對現(xiàn)有技術(shù)，本發(fā)明占空比調(diào)節(jié)系統(tǒng)結(jié)構(gòu)簡單，無需外圍電路來提供偏置，可獨(dú)立使用于時鐘通路。

附圖說明

圖1為本發(fā)明占空比調(diào)節(jié)系統(tǒng)較佳實(shí)施方式的電路圖。

具體實(shí)施方式

請參閱圖1，本發(fā)明占空比調(diào)節(jié)系統(tǒng)較佳實(shí)施方式包括一檢測電路、一連接該檢測電路的第一時鐘信號調(diào)節(jié)電路及一連接該檢測電路的第二時鐘信號調(diào)節(jié)電路。

該檢測電路包括一第一場效應(yīng)管MP1、一第二場效應(yīng)管MN1、一第三場效應(yīng)管MP2、一第四場效應(yīng)管MN2、一第五場效應(yīng)管MP3、一第六場效應(yīng)管MN3、一第一電容C1及一第二電容C2。

該第一時鐘信號調(diào)節(jié)電路包括一第七場效應(yīng)管MP4、一第八場效應(yīng)管MN4、一第九場效應(yīng)管MP5、一第十場效應(yīng)管MN5、一第十一場效應(yīng)管MP6及一第十二場效應(yīng)管MN6。

該第二時鐘信號調(diào)節(jié)電路包括一第十三場效應(yīng)管MP7、一第十四場效應(yīng)管MN7、一第十五場效應(yīng)管MP8、一第十六場效應(yīng)管MN8、一第十七場效應(yīng)管MP9及一第十八場效應(yīng)管MN9。

該占空比調(diào)節(jié)系統(tǒng)較佳實(shí)施方式的具體連接關(guān)系如下：

該第一場效應(yīng)管MP1的源極與該第三場效應(yīng)管MP2的源極共同連接該第五場效應(yīng)管MP3的漏極，該第五場效應(yīng)管MP3的源極連接一電源端VDD，該第一場效應(yīng)管MP1的柵極與該第二場效應(yīng)管MN1的柵極相連，并共同連接該第一時鐘信號調(diào)節(jié)電路的一第一時鐘信號輸出端CLK_OUTP。該第二場效應(yīng)管MN1的源極與該第四場效應(yīng)管MN2的源極共同連接該第六場效應(yīng)管MN3的漏極，該第六場效應(yīng)管MN3的源極連接一接地端VSS，該第三場效應(yīng)管MP2的柵極與該第四場效應(yīng)管MN2的柵極相連，并共同連接該第二時鐘信號調(diào)節(jié)電路的一第二時鐘信號輸出端CLK_OUTN。該第五場效應(yīng)管MP3的柵極、該第一場效應(yīng)管MP1的漏極、該第二場效應(yīng)管MN1的漏極及該第六場效應(yīng)管MN3的柵極共同連接一第一電壓端VCONN，該第三場效應(yīng)管MP2的漏極與該第四場效應(yīng)管MN2的漏極共同連接一第二電壓端VCONP。該第一場效應(yīng)管MP1、該第三場效應(yīng)管MP2及該第五場效應(yīng)管MP3的襯底均連接電源端VDD，該第二場效應(yīng)管MN1、該第四場效應(yīng)管MN2及該第六場效應(yīng)管MN3的襯底均連接接地端VSS。該第一電壓端VCONN通過第一電容C1連接接地端VSS，該第二電壓端VCONP通過第二電容C2連接接地端VSS。

該第七場效應(yīng)管MP4的柵極與該第八場效應(yīng)管MN4的柵極共同連接一第一時鐘信號輸入端CLK_INN，該第七場效應(yīng)管MP4的源極連接該第九場效應(yīng)管MP5的漏極，該第九場效應(yīng)管MP5的柵極與該第十一場效應(yīng)管MP6的柵極及漏極共同連接該第十二場效應(yīng)管MN6的漏極，該第九場效應(yīng)管MP5的源極與該第十一場效應(yīng)管MP6的源極共同連接電源端VDD，該第七場效應(yīng)管MP4、該第九場效應(yīng)管MP5及該第十一場效應(yīng)管MP6的襯底共同連接電源端VDD。該第七場效應(yīng)管MP4的漏極與該第八場效應(yīng)管MN4的漏極共同連接第一時鐘信號輸出端CLK_OUTP，該第八場效應(yīng)管MN4的源極連接該第十場效應(yīng)管MN5的漏極，該第十場效應(yīng)管MN5的柵極連接電源端VDD，其源極與該第十二場效應(yīng)管MN6的源極共同連接接地端VSS，該第十二場效應(yīng)管MN6的柵極連接第二電壓端VCONP，該第八場效應(yīng)管MN4、該第十場效應(yīng)管MN5及該第十二場效應(yīng)管MN6的襯底共同連接接地端VSS。