[發明專利]基于級聯的去嵌入方法

有效

• 申請號: 201010212769.1
• 申請日: 2010-06-24
• 公開（公告）號: CN102103167A
• 公開（公告）日: 2011-06-22
• 發明（設計）人: 卓秀英
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G01R27/26
• 分類號: G01R27/26;G01R27/02
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 孫征;陸鑫

1.一種用于去嵌入的方法，所述方法包括：

在半導體芯片中形成主結構；

在所述半導體芯片中形成輔助結構，其中，所述輔助結構復制所述主結構的第一部分；

基于測量確定用于所述主結構和所述輔助結構中的每一個的傳輸矩陣；以及

通過確定所述主結構的傳輸矩陣和所述輔助結構的傳輸矩陣的逆矩陣的積，提取所述主結構的第一組件的傳輸矩陣。

2.根據權利要求1所述的方法，其中，所述輔助結構復制所述主結構的所述第一部分和第二部分，使得所述主結構是對稱的。

3.根據權利要求1所述的方法，還包括附加輔助結構，所述附加輔助結構復制所述主結構的第二部分，其中，所述第一部分和所述第二部分是不同的，使得所述主結構是非對稱的。

4.根據權利要求1所述的方法，還包括：通過確定所述輔助結構的傳輸矩陣與所述第一組件的所述傳輸矩陣的逆矩陣的積，提取第二組件的傳輸矩陣。

5.一種用于去嵌入級聯網絡的方法，所述方法包括：

測量主結構和第一輔助結構的電特性，以確定所述主結構和所述第一輔助結構中的每一個的傳輸矩陣，其中，所述主結構和所述第一輔助結構形成在半導體芯片中，以及所述輔助結構復制所述主結構的第一部分；以及

通過將所述主結構的所述傳輸矩陣與所述輔助結構的所述傳輸矩陣的逆矩陣相乘，提取所述主結構的第一組件的傳輸矩陣。

6.根據權利要求5所述的方法，還包括：

在所述半導體芯片中形成所述主結構和所述第一輔助結構；和/或

響應于所述主結構的所述第一組件的傳輸矩陣，在附加半導體芯片中形成改進的主結構；

所述第一輔助結構還復制所述主結構的第二部分。

7.根據權利要求5所述的方法，其中，所述主結構是對稱的或者是非對稱的。

8.根據權利要求5所述的方法，其中，所述測量還包括：測量第二輔助結構的電特性，以確定所述第二輔助結構的傳輸矩陣，其中，所述第二輔助結構復制所述主結構的第二部分并形成在所述半導體芯片中。

9.根據權利要求5所述的方法，還包括：通過將所述輔助結構的所述傳輸矩陣與所述第一組件的所述傳輸矩陣的逆矩陣相乘，提取第二組件的傳輸矩陣。

10.一種用于去嵌入組件的方法，所述方法包括：

在半導體芯片中形成雙傳輸線結構；

在所述半導體芯片中形成第一輔助傳輸線結構，其中，所述第一輔助傳輸線結構代表所述雙傳輸線結構的第一部分；

測量所述雙傳輸線結構和所述第一輔助傳輸線結構的電特性；

基于所述測量所述電特性，為所述雙傳輸線結構和所述第一輔助傳輸線結構中的每一個確定傳輸矩陣；以及

將所述雙傳輸線結構的所述傳輸矩陣與所述第一輔助傳輸線結構的所述傳輸矩陣的逆矩陣相乘，以提取所述雙傳輸線結構的第一組件的傳輸矩陣。

11.根據權利要求10所述的方法，還包括：在所述半導體芯片中形成第二輔助傳輸線結構，其中，所述第二輔助傳輸線結構代表所述雙傳輸線結構的第二部分，其中，所述第二部分不同于所述第一部分，以及其中，所述測量所述電特性還包括：測量所述第二輔助傳輸線結構的電特性，并且所述確定還包括：基于所述測量所述電特性來確定所述第二輔助傳輸線結構的傳輸矩陣；和/或

還包括：將所述雙傳輸線結構的所述傳輸矩陣與所述第二輔助傳輸線結構的所述傳輸矩陣的逆矩陣相乘，以提取所述雙傳輸線結構的第一組件的傳輸矩陣。

12.根據權利要求10所述的方法，還包括：將所述第一輔助傳輸線結構的所述傳輸矩陣與所述第一組件的所述傳輸矩陣的逆矩陣相乘，以提取所述雙傳輸線結構的第二組件的傳輸矩陣。