[發明專利]基于電流控制環路的低輸出電壓快速響應LDO電路

無效

• 申請號: 201010209995.4
• 申請日: 2010-06-28
• 公開（公告）號: CN102298407A
• 公開（公告）日: 2011-12-28
• 發明（設計）人: 馬卓;張民選;謝倫國;李少青;趙振宇;郭陽;陳吉華;王麗萍;段志奎;王志鵬;吳了;何小威;孫巖;樂大珩
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種低壓降穩壓器LDO的電路結構，包括：

借鑒電荷泵式鎖相環的環路控制方法，將反饋電壓轉換成電流，以電流信號為載體與基準參考電流比較，差值電流經積分后控制功率管；電路結構包括電壓緩沖器、跨導放大器、環路濾波器、功率管和片外負載五個部分，具體的電路形式為：由運算放大器(OP)、電阻(R₀)和(R₁)構成電壓緩沖器，其中運算放大器(OP)的同相輸入端連接至低壓降穩壓器(LDO)電路的電壓輸出端(V_out)，運算放大器(OP)的輸出端(V_S)連接到電阻(R₀)的一端和跨導放大器輸入管(M₀)的柵極，電阻(R₀)的另一端連接電阻(R₁)的一端和運算放大器(OP)的反相輸入端，電阻(R₁)的另一端接地；NMOS晶體管(M₀、M₁、M₂、M₃、M₄、M₉、M₁₀)和PMOS晶體管(M₅、M₆、M₇、M₈)構成跨導放大器，輸入管(M₀)的柵極連接運算放大器(OP)的輸出(V_S)，(M₀)的漏極接電源，(M₀)的源極連接(M₁)管的漏極、柵極和(M₄)管的柵極，(M₁)管的源極連接(M₂)管的柵極、漏極和(M₃)管柵極，(M₂)管的源極接地，(M₃)管的源極接地，(M₃)管的漏極連接(M₄)管的源極，(M₄)管的漏極連接(M₅)管的漏極和(M₉)管的柵極，(M₅)管的柵極連接(M₈)管的柵極和漏極，(M₅)管的源極連接(M₆)管的漏極，(M₆)管的柵極連接(M₇)管的柵極、漏極和(M₈)管的源極，(M₆)管的源極接電源，(M₇)管的源極接電源，(M₈)管的漏極作為參考電流(I_ref)的輸入端，(M₉)管的漏極接電源，(M₉)管的源極連接(M₁₀)管的漏極，并連接到環路濾波器(C_int)的一端和功率管(M₁₁)的柵極，環路濾波器(C_int)的另一端接地，(M₁₀)管的柵極連接偏置電壓(V_b)，(M₁₀)管的源極接地；功率管(M₁₁)的漏極接電源，(M₁₁)的源極作為(LDO)電路的輸出(V_out)連接去耦電容(C_L)的一端和負載(R_L)的一端，去耦電容(C_L)的另一端接地，負載(R_L)的另一端接地。