[發明專利]一種邊緣相關性圖像無極縮放算法及其硬件實現裝置

無效

• 申請號: 201010206811.9
• 申請日: 2010-06-22
• 公開（公告）號: CN102186044A
• 公開（公告）日: 2011-09-14
• 發明（設計）人: 楊平中;李興仁;王廷
• 申請（專利權）人: 上海盈方微電子有限公司
• 主分類號: H04N7/01
• 分類號: H04N7/01;G09G5/373
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域：

本發明涉及一種視頻圖像處理系統，更具體的是，涉及視頻圖像處理時，一種對圖像進行邊緣相關性無極縮放的算法及其硬件實現裝置。

背景技術：

圖像縮放是視頻圖像處理系統中最重要的模塊，視頻源圖像格式的眾多及其與顯示器支持分辨率之間的差異要求圖像縮放模塊能夠支持無極縮放，即任意倍的放大和縮小，其關鍵部分在于非整數倍的縮放。

圖像的縮小通過對原圖像進行簡單采樣或對原圖像像素進行線性加權得到低分辨率的圖像來實現，實現方法較簡單。圖像的放大即圖像插值是對低分辨率圖像重建以獲得高分辨率圖像的過程，插值得到的新像素點的灰度值由原像素點灰度值之間通過某種線性或非線性的算法來確定，由不同的算法得到的灰度值直接影響最終重建后高分辨率圖像的顯示效果，尤其是灰度值變化劇烈的圖像邊緣部分的效果。因此，如何在放大時盡量保持圖像邊緣的高頻信息是插值算法研究的重點。

對于常規的插值算法，如最鄰近插值算法、雙線性插值算法、雙立方插值算法等可以采用水平方向和垂直方向同時進行插值的方法，這往往需要對源圖像進行插值前預存儲，存儲空間的大小卻限制了輸入圖像的分辨率，而水平方向和垂直方向分開進行插值的算法，僅需要存儲水平縮放后的行數據而不會限制輸入圖像的分辨率大小。

插值算法研究往往著重于整數倍的縮放以及如何最大限度保持圖像的邊緣信息，而非整數倍的無極縮放的硬件實現不僅僅要考慮如何達到較高的圖像縮放效果，更要考慮其硬件實現代價及硬件實現的計算速度能否滿足時鐘頻率的要求，另外對于非整數倍的無極縮放，其步長計算也是其與整數倍縮放差異的關鍵之處。

發明內容：

本發明的目的在于提供一種用于視頻圖像處理的邊緣相關性無極縮放算法及其硬件實現裝置。更具體的說，該方法是在視頻圖像處理進行縮放時，對圖像水平方向和垂直方向分別進行處理并采取邊緣相關性的無極縮放插值算法。

下面詳細介紹本發明的具體技術方案：

一種邊緣相關性的圖像無極縮放算法及其硬件實現裝置。

該系統包括：

圖像無極縮放算法及其硬件實現裝置對圖像水平方向和垂直方向分別進行插值并且采用不同的插值算法以降低硬件實現代價；

圖像無極縮放算法及其硬件實現裝置采用步長累加的方式進行無極縮放；

圖像無極縮放算法及其硬件實現裝置對圖像水平方向采用雙立方插值算法；

圖像無極縮放算法及其硬件實現裝置對圖像垂直方向采用邊緣相關性的雙線性插值算法。

其特征在于：

本發明所述方法為了實現無極縮放并且使得水平方向的縮放比例和垂直方向的縮放比例無關，采用水平方向和垂直方向分開進行的方式，采用不同的插值算法使得能夠降低硬件實現代價，并在低硬件實現代價的基礎上對算法進行改進使得整體插值算法取得非常好的插值效果。

本發明所述方法為了實現非整數倍的縮放，采用步長累加的方式來代替步長與放大倍數的乘積，使得能夠精確的實現非整數倍的縮放。

本發明所述方法為了對圖像中人眼較為敏感的水平方向采用雙立方插值，取得較好的插值效果，為了減少硬件實現中間存儲對垂直方向進行邊緣相關性的雙線性插值，在最少的硬件代價上實現最好的插值效果。

附圖說明：

以下結合附圖和具體實施方式來進一步說明本發明。

圖1為本發明所述算法的硬件實現裝置整體圖。

圖2為本發明所述算法的硬件實現裝置電路圖。

圖3為本發明所述算法的步長累加器圖。

圖4為本發明所述算法的雙立方算法濾波電路圖。

圖5為本發明所述算法的雙線性算法濾波電路圖。

圖6為本發明所述算法的邊緣方向檢測算法圖。

具體實施方式：

下面將結合附圖進一步闡述本發明。

如圖1所示為邊緣相關性無級縮放硬件實現裝置整體圖，主要包括異步FIFO、水平方向無級縮放、中間行緩存、邊緣相關性檢測、垂直方向無級縮放等部分。

如圖3所示為步長累加器，對縮放的步長進行累加，來代替步長與放大倍數的乘積，用加法器代替乘法器。

如圖4、圖5所示分別為雙立方、雙線性算法濾波電路，雙立方濾波每次需要4個像素點及4個插值系數，雙線性濾波每次僅需要2個像素點及2個插值系數。

雙立方濾波插值公式為：