[發明專利]集成電路結構有效
| 申請號: | 201010205904.X | 申請日: | 2010-06-13 |
| 公開(公告)號: | CN101924106A | 公開(公告)日: | 2010-12-22 |
| 發明(設計)人: | 鐘漢邠;謝博全;王祥保;陶宏遠 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L27/092 | 分類號: | H01L27/092;H01L29/423;H01L23/522;H01L21/8238;H01L21/28;H01L21/768 |
| 代理公司: | 北京律誠同業知識產權代理有限公司 11006 | 代理人: | 陳紅 |
| 地址: | 中國臺灣300新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 集成電路 結構 | ||
技術領域
本發明是有關于一種集成電路的裝置,且特別是有關于一種集成電路的制造過程中層間介電層的填洞結構。
背景技術
替代性柵極(Replacement?gates)已經廣泛地用于集成電路的制造中。在替代性柵極的形成過程中,先形成多晶硅柵極,接著在之后的制程步驟中,利用金屬柵極取代。利用替代性柵極,PMOS與NMOS組件的柵極可擁有能帶邊際工作函數,因此其效能可被最佳化。
替代性柵極一般具有很大的高度,因此其位于柵極堆疊間的洞的高寬比也很高。例如,圖1描繪柵極條102與104兩者相鄰。洞106也因此形成于柵極條102與104之間。在形成柵極條102與104之后,接觸蝕刻終止層(CESL)108也可被形成。而接觸蝕刻終止層108的形成會不利地造成洞106的高寬比增加。
請參照圖2,層間介電層(ILD)110,通常表作ILD0,形成用來填洞106。在接續的制程步驟中,柵極條102與104可利用金屬柵極取代。現在,高密度等離子(HDP)制程廣泛地運用在ILD0柵極填滿的過程中。然而,高密度等離子的填洞能力還不夠好,因此空隙112會有可能形成在洞106之中。如果利用先進制程,例如22nm或20nm的技術來形成的話,洞106的高寬比將特別高。因此,需要一個方法或結構來克服前述先前技術中所敘述的缺點。
發明內容
因此,本發明的目的在于提供一種集成電路,克服前述先前技術中所敘述的缺點。
根據本發明的一實施例,用以形成集成電路結構的方法包括提供具有第一柵極條與位于第一柵極條側邊的柵極間隙壁的集成電路結構。形成接觸蝕刻終止層。此接觸蝕刻終止層包括一頂部分直接位于第一柵極條之上,一個底部分低于頂部分。頂部分與底部分互相分開間隔一個空間。柵極間隙壁的一部分側壁面向前述空間并沒有接觸蝕刻終止層形成于之上。
依據本發明一實施例,提供了一種集成電路結構。此集成電路結構包括有第一柵極條,一柵極間隙壁位于第一柵極條側邊,與接觸蝕刻終止層,其具有低于柵極間隙壁三頂面的底部分。其中柵極間隙壁的一部分側壁并沒有接觸蝕刻終止層形成于之上。
其它實施例亦有揭露。
本發明提供一種集成電路結構,該集成電路結構至少包含:一第一柵極條;一第二柵極條,與該第一柵極條相鄰間隔一洞而設置;一柵極間隙壁,位于該第一柵極條的一側壁上;以及一接觸蝕刻終止層,包含一底部分,其中該底部分低于該柵極間隙壁的一頂面,并位于該洞之中,該柵極間隙壁的一部分側壁上無接觸蝕刻終止層。
優選地,該接觸蝕刻終止層的該底部分連接該柵極間隙壁的一底部分。
優選地,該接觸蝕刻終止層的該底部分與該柵極間隙壁間有所間隔。
優選地,所述的集成電路結構還包含一源/漏極區域與一源/漏極硅化物,該源/漏極區域鄰近該第一柵極條,其中該接觸蝕刻終止層的該底部分直接位于該源/漏極區域上方;該源/漏極硅化物接觸并位于該源/漏極區域上方,其中該接觸蝕刻終止層的該底部分接觸并直接位于該源/漏極硅化物上方。
優選地,所述的集成電路結構還包含一層間介電層,接觸并位于該接觸蝕刻終止層上方;以及一接觸窗插塞,位于該層間介電層中,其中該接觸窗插塞延伸至該接觸蝕刻終止層的該底部分并接觸該源/漏極硅化物。
優選地,該接觸蝕刻終止層還包括一頂部分,直接位于該第一柵極條上方且與該接觸蝕刻終止層的該底部分分離,該接觸蝕刻終止層的該頂部分與該接觸蝕刻終止層的該底部分是由相同材質所形成,其中該接觸蝕刻終止層的該底部分薄于該接觸蝕刻終止層的該頂部分。
本發明還提供一種集成電路結構,其特點在于,該集成電路結構至少包含:一第一導體條;一第一間隙壁位于該第一導體條的一側壁;一第二導體條;一第二間隙壁位于該第二導體條的一側壁;一洞,位于該第一間隙壁與該第二間隙壁之間;一接觸蝕刻終止層,包含:一頂部分,直接位于該第一導體條上方;一底部分,位于該洞中,且與該頂部分無連接,其中該第一間隙壁的一側壁上無形成任何接觸蝕刻終止層,該第一導體條形成一第一MOS組件的一柵極,該第二導體條形成一第MOS組件的一柵極;以及一層間介電層,位于該洞中,且將該第一間隙壁與該接觸蝕刻終止層的該底部分隔開。
優選地,所述的集成電路結構還包含:一源/漏極區域,相鄰且位于該洞之下;以及一源/漏極硅化物,位于該一源/漏極區域上方并與其連接,其中該接觸蝕刻終止層的該底部分連接該源/漏極硅化物。
優選地,該接觸蝕刻終止層的該底部分與該第一間隙壁及該第二間隙壁間有所間隔。
優選地,該接觸蝕刻終止層的該底部分與該第一間隙壁接觸。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010205904.X/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體裝置的生產方法
- 下一篇:形成半導體元件及其柵極結構的方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





