[發明專利]納米管半導體器件及其制備方法

有效

• 申請號: 201010205244.5
• 申請日: 2010-06-11
• 公開（公告）號: CN101924137A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 哈姆扎·依瑪茲;王曉彬;安荷·叭剌;陳軍;常虹
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/36;H01L29/06;H01L27/04;H01L21/336;H01L21/82
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 徐雯瓊;張妍

技術領域

本發明是關于納米管垂直溝道金屬氧化物硅場效應管半導體器件，尤其是通過側壁外延層制備納米管垂直溝道金屬氧化物硅場效應管器件的過程。此外，本發明涉及電荷平衡功率器件中的邊緣終端結構。

背景技術

金屬氧化物硅場效應管器件是通過各種橫向的和垂直的結構形成的。橫向金屬氧化物硅場效應管器件雖然具有很快的轉換速度，但卻不如垂直金屬氧化物硅場效應管密集。垂直金屬氧化物硅場效應管器件可用于制備晶體管的高密度陣列，但典型的垂直金屬氧化物硅場效應管卻具有很大的柵漏電容(Cgd)以及漏源電容(Cds)。因此，垂直金屬氧化物硅場效應管器件的轉換速度更低。屏蔽柵極結構晶體管的柵漏電容(Cgd)較低，但是由于柵極氧化物和N-漂流區重疊部分的非自校準特性，屏蔽柵極結構晶體管器件增大了漏源“導通”阻抗(Rdson)的變化范圍。此外多晶硅電極、多晶硅層間介質(IPD)以及溝道刻蝕(側壁角)單位階躍過程，使屏蔽柵極結構晶體管的加工工藝變得復雜而且昂貴。而且，輸出電容和屏蔽柵極多晶硅阻抗的增加，會降低屏蔽柵極結構晶體管的轉換速度。

藤島昭發明的美國專利5,981,996提出了一種垂直溝道金屬氧化物硅場效應管器件，通過傾斜離子注入，并用熱處理進行擴散，將N-型漏極漂流區形成在溝道的側壁上。通過離子注入和擴散，形成的N-型漏極漂流區具有濃度梯度。也就是說，摻雜濃度在整個漏極漂流區并不均勻分布，在漏極漂流區的水平與豎直方向上變化。

發明內容

本發明涉及一種半導體器件，該半導體器件通過形成具有均勻摻雜濃度的漂流區，可改善晶體管的電荷平衡效應，并提高擊穿電壓特性；通過一個延伸到重摻雜襯底中的介質填充溝道，提高了轉換速度，降低了柵漏電容Cgd等寄生電容，改善了晶體管器件的轉換性能。

為了達到上述目的，本發明提供了一種半導體器件，其包含：

一個第一導電類型的第一半導體層，其包含若干個形成在第一半導體層的頂面中的溝道，這些溝道在第一半導體層中形成臺面結構；

一個第二導電類型的第二半導體層，其位于第一半導體層的底面上；

一個形成在溝道側壁上的第一導電類型的第一外延層，第一外延層至少覆蓋第一半導體層中臺面結構的側壁；

一個形成在第一外延層上的第二導電類型的第二外延層，該第二外延層電連接到第二半導體層上；

一個形成在溝道中的第一介質層，其緊鄰第二外延層，所述的第一介質層至少填充部分溝道；

一個形成在第一介質層上方的至少一個第一溝道的側壁上的柵極介質層；

一個形成在第一介質層上方以及緊鄰所述的柵極介質層的第一溝道中的柵極導電層，

其中，第一外延層和第二外延層沿溝道的側壁構成平行摻雜區，第一外延層和第二外延層各自具有均勻一致的摻雜濃度，第二外延層具有第一厚度和第一摻雜濃度，第一外延層和第一半導體層的臺面結構均具有第二厚度和第二平均摻雜濃度，選取合適的第一和第二厚度，以及第一摻雜濃度和第二平均摻雜濃度，以便在實際運行中獲得電荷平衡。

本發明提供了一種半導體器件，其包含：一個承載有源器件的有源區以及一個在有源區周圍的截止區，其中截止區含有一個截止晶胞的陣列，從與有源區的交界面處的第一個截止晶胞一直到最后一個截止晶胞。每個截止晶胞都含有一個第一半導體層的臺面結構，第一外延層形成在它的側壁上，第二外延層形成在第一外延層上，其中臺面結構位于僅用第一介質層，而非柵極導電層填充的溝道周圍；一個第一導電類型的第一區，形成在臺面結構的頂面上，并電連接到第一外延層和第一半導體層上；以及一個第二導電類型的第二區，形成在臺面結構的頂面上，并電連接到第二外延層上，在臺面結構中，第二區與第一區相隔開來，第二區形成在除最后一個截止晶胞以為的每個截止晶胞中。第一截止晶胞的第一區電連接到該半導體器件的源極或發射極電位，最后一個截止晶胞的第二區電連接到該半導體器件的漏極或集電極電位，或漏極附近、或集電極電位。截止晶胞其余的第二區電連接到陣列中的下一個截止晶胞的第一區上。還可選擇，將第一場板置于最后一個截止晶胞和漏極/集電極電位之間。如果使用場板的話，最后一個截止晶胞也要含有一個第二導電類型的第二區。

本發明還提供了一種半導體器件，其包含：

一個第一導電類型的第一半導體層，其含有形成在第一半導體層頂面中的多個溝道，這些溝道在第一半導體層中構成臺面結構；

一個第二導電類型的第二半導體層，位于第一半導體層的底面上；

一個形成在溝道側壁上的第二導電類型的第二外延層，至少覆蓋第一半導體層的臺面結構的側壁；