[發明專利]主存儲器連接器

無效

• 申請號: 201010204336.1
• 申請日: 2010-06-21
• 公開（公告）號: CN102005661A
• 公開（公告）日: 2011-04-06
• 發明（設計）人: 盧佳宏;石柏文;王上意;黃蘭峰;周佳興
• 申請（專利權）人: 華碩電腦股份有限公司
• 主分類號: H01R12/73
• 分類號: H01R12/73;H01R13/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

技術領域

本發明涉及一種主存儲器連接器，更明確地說，本發明涉及一種符合電子工程設計發展聯合會議(Joint?Electron?Device?Engineering?Council，JEDEC)標準的主存儲器連接器。

背景技術

連接器用來組裝于主板/電路板上，以提供用戶可以將主存儲器插拔。在現有技術中，主存儲器連接器皆設計為穿孔式。穿孔式主存儲器連接器的好處是因為穿孔式主存儲器連接器的接腳會穿過電路板而固定，因此可讓使用者更為容易插拔主存儲器，且穿孔式主存儲器連接器會有很大的支撐力而不會因為多次插拔造成接觸不良。

然而，由于主存儲器速度越來越快，信號完整性的問題也越來越嚴重。如果信號傳遞間的阻抗設計不良，加上彼此鄰近間的信號干擾(cross-talk)過大，可能造成信號異常，而導致所應用的系統無法正常運作。目前電腦的主板上所使用的主存儲器連接器皆設計為具有穿孔式接腳(連接器組裝于主板上時，需穿過印刷電路板(Print?Circuit?Board，PCB)主存儲器，造成PCB每一板層在穿孔式接腳的主存儲器連接器的接腳附近的空間受到穿孔式接腳的限制，只剩有限的空間讓PCB上的線路可能無法設計成最佳阻抗的寬度，或是讓線路之間有較大的距離而有較少的干擾。

請參考圖1。圖1為現有技術的主存儲器連接器100的示意圖。主存儲器連接器100為一符合JEDEC標準的連接器，如接腳大小、接腳與接腳之間的間距等。主存儲器連接器100為穿孔式主存儲器連接器，用來組裝于電路板110上以與電路板上的組件耦接，以提供主存儲器120可在主存儲器連接器100上進行插拔。主存儲器120包含多個動態隨機存取存儲器(DynamicRandom?Access?Memory，DRAM)121、凹槽122以及主存儲器插頭123。主存儲器連接器100包含多個穿孔式接腳101、一插座102，以及一卡榫103。插座102包含一插槽(圖未示)，以便于讓主存儲器120可將主存儲器插頭123插于插座102，進而通過多個接腳101與電路板110連接。卡榫103用來在主存儲器120插入插座102后，扣合于主存儲器120的凹槽122，以固定主存儲器120。電路板110上設置有對應于多個接腳101的貫孔(via)111，以提供接腳101穿過然后再固定于電路板110上。如此雖然可以讓主存儲器連接器100穩固地組裝于電路板110上，然而由于JEDEC標準所規定的接腳數目與接腳間的間距，使得在電路板110上所設置的貫孔111數量龐大且密集，造成走線上的困難與干擾。即使增加電路板110的層數來走線，由于貫孔111會貫穿電路板110所有的板層，因此效果也不甚顯著。換句話說，現有技術的主存儲器連接器100，由于其先天結構上的設計，造成用戶在利用主存儲器連接器100組裝于電路板110時，信號線上所載的信號的速度會受到限制，如果過高則容易產生讀取錯誤而誤動作，造成使用者極大的不便。

發明內容

本發明的目的在于提供一種連接器，以解決上述問題。

為達上述目的，本發明提供一種連接器。該連接器用以裝設于一電路板。該電路板對應地設置多個貫孔及多個導體墊以連接該連接器的多個接腳。該連接器包含一插槽，包含多個接觸點、多個穿孔式接腳，連接于該插槽的該多個接觸點，用來耦接于該電路板，以及多個非穿孔式接腳，連接于該插槽的該多個接觸點，用來耦接于該電路板的導體墊。

本發明另提供一種連接器。該連接器用以裝設于一電路板。該電路板對應地設置多個貫孔及多個導體墊以連接該連接器的多個接腳。該連接器包含一插槽，包含多個接觸點、多個穿孔式接腳，連接于該插槽的該多個接觸點，用來耦接于該電路板，以及多個非穿孔式接腳，連接于該插槽的該多個接觸點，用來耦接于該電路板的導體墊。該電路板所設置對應的多個貫孔提供該多個穿孔式接腳穿過以固定該連接器。該電路板所設置對應的多個導體墊提供該多個非穿孔式接腳黏貼以固定該連接器。該多個穿孔式接腳約略與該電路板垂直。該主存儲器插入該插槽的方向約略與該電路板垂直。

綜上所述，本發明提供一種主存儲器連接器，具有特殊接腳的設計，能夠降低使用本發明的電路板/主板所需要設置對應的貫孔數目，以提升信號走線的彈性，進而降低信號干擾，而使得信號的速度能夠提升，如此以提供給使用者更大的便利性。

附圖說明

圖1為現有技術的主存儲器連接器的示意圖；

圖2與圖3為根據本發明的第一實施例的符合JEDEC標準的主存儲器連接器的示意圖；

圖4為本發明的第一實施例的主存儲器連接器與電路板組合前的示意圖；