[發(fā)明專利]PLL電路

有效

• 申請?zhí)枺?/td>: 201010202906.3
• 申請日: 2010-06-11
• 公開（公告）號: CN101924552A
• 公開（公告）日: 2010-12-22
• 發(fā)明（設(shè)計(jì)）人: 木村弘樹
• 申請（專利權(quán)）人: 日本電波工業(yè)株式會社
• 主分類號: H03L7/18
• 分類號: H03L7/18;H03L7/099
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會專利商標(biāo)事務(wù)所 11038
• 代理人: 許海蘭

技術(shù)領(lǐng)域

本發(fā)明涉及PLL電路，特別涉及能夠提高寄生特性的PLL電路。

背景技術(shù)

[現(xiàn)有技術(shù)的說明：圖7]

使用圖7說明一般的PLL(Phase?Locked?Loop)電路。圖7是表示一般的PLL電路的結(jié)構(gòu)的結(jié)構(gòu)框圖。

如圖7所示，一般的PLL電路包括VCO(Voltage?ControlledOscillator：電壓控制振蕩器)1、PLLIC2、DDS(Direct?DigitalSynthesizer)電路4’、模擬濾波器5。

VCO1與來自模擬濾波器5的控制電壓對應(yīng)地振蕩頻率。

PLLIC2是以下這樣的集成電路，即按照所設(shè)定的分頻比對VCO1的輸出頻率進(jìn)行分頻，輸出控制為與來自DDS電路4’的基準(zhǔn)頻率相比，VCO1的輸出頻率成為規(guī)定頻率的電壓，PLLIC2由單一芯片構(gòu)成。

DDS電路4’根據(jù)所設(shè)定的信道編號，生成并輸出基準(zhǔn)頻率信號。

模擬濾波器5取出來自PLLIC2的電壓的直流部分，作為VCO1的控制電壓而輸出。

在上述結(jié)構(gòu)的PLL電路中，PLLIC2按照指定的分頻比對輸入的VCO1的輸出信號進(jìn)行分頻，對來自DDS電路4’的基準(zhǔn)頻率信號和相位進(jìn)行比較，輸出基于相位差的電壓，由模擬濾波器5取出直流分量，作為控制電壓施加到VCO1。由此，使VCO1的輸出Fout成為規(guī)定的頻率。

[DDS電路4’：圖8]

在此，使用圖8，說明現(xiàn)有的PLL電路的DDS電路4’的概要結(jié)構(gòu)。圖8是現(xiàn)有的DDS電路4’的概要結(jié)構(gòu)圖。

如圖8所示，現(xiàn)有的DDS電路4’的基本結(jié)構(gòu)具備控制部件41’、基準(zhǔn)頻率表43。

基準(zhǔn)頻率表43存儲與信道編號對應(yīng)的基準(zhǔn)頻率。

另外，控制部件41’如果輸入了信道編號，則參照基準(zhǔn)頻率表43讀取基準(zhǔn)頻率，輸出對應(yīng)的正弦波的數(shù)據(jù)。

進(jìn)而，雖然省略圖示，但由D/A變換器變換為模擬信號，經(jīng)由濾波器而作為基準(zhǔn)頻率信號輸出到PLLIC2。

[寄生惡化：圖9]

在使用上述PLL電路作為合成器的情況下，通過改變來自DDS電路4’的基準(zhǔn)頻率、PLLIC2的分頻比的設(shè)定，能夠輸出多個(gè)信道。

但是，根據(jù)信道，有時(shí)在來自DDS電路4’的基準(zhǔn)頻率、PLLIC2的輸出中包含寄生成分，作為結(jié)果，在VCO1的輸出中會產(chǎn)生寄生。

另外，還有該寄生惡化具有溫度依存性的情況。

在此，使用圖9，說明在一般的PLL電路中，改變了PLLIC2的分頻比(div)的情況下的0～600信道的VCO1的輸出寄生特性。圖9是一般的PLL電路的VCO1的輸出寄生特性的模式說明圖。

在圖9中，表示了將PLLIC2的分頻比改變?yōu)?33、135、137的情況下的VCO1的輸出寄生特性。如圖9所示可知，對于任意一個(gè)分頻比，都有寄生特性顯著惡化的信道。即，在每個(gè)信道中都有寄生特性良好的分頻比和不好的分頻比，對每個(gè)信道都不同。

[關(guān)聯(lián)技術(shù)]

作為與PLL電路有關(guān)的技術(shù)，有日本特開2004-166179號公報(bào)“無線通信用半導(dǎo)體集成電路裝置”(申請人：關(guān)西日本電氣株式會社，專利文獻(xiàn)1)、日本特開2003-69426號公報(bào)“頻率合成器”(申請人：松下電器產(chǎn)業(yè)株式會社，專利文獻(xiàn)2)。

另外，作為與頻率合成器相關(guān)的技術(shù)，有日本特開2007-208367號公報(bào)“同步信號生成裝置、發(fā)送機(jī)和控制方法”(申請人：株式會社ケンウツド，專利文獻(xiàn)3)。

在專利文獻(xiàn)1中記載了：在PLL電路中，通過從微型計(jì)算機(jī)設(shè)定信道編號，來設(shè)定最優(yōu)的分頻數(shù)N、A，減輕微型計(jì)算機(jī)的負(fù)荷。

但是，在專利文獻(xiàn)1中，并沒有記載基準(zhǔn)頻率fr是固定值，是可變的。

在專利文獻(xiàn)2中記載了：在頻率合成器中，即使基準(zhǔn)頻率信號與溫度變化對應(yīng)地變動，通過與溫度變化對應(yīng)地調(diào)節(jié)分頻比，也能夠減小輸出頻率的變動。

但是，在專利文獻(xiàn)2中，并沒有記載有意圖地改變基準(zhǔn)頻率信號，抑制寄生惡化。

在專利文獻(xiàn)3中記載了：針對DDS的輸入信號頻率和輸出信號頻率的組合，調(diào)整PLL電路的分頻比、DDS的輸出頻率/輸入頻率等，使得DDS的寄生成為規(guī)定電平以下。

但是，在現(xiàn)有的PLL電路中，來自DDS電路的基準(zhǔn)頻率和PLLIC的分頻比根據(jù)信道而被固定，并沒有考慮到寄生特性，因此有以下的問題點(diǎn)：VCO輸出的寄生特性有時(shí)惡化，由于惡化依存于溫度，所以特性根據(jù)溫度變化而變動。

發(fā)明內(nèi)容