[發明專利]高壓半導體晶體管及其制造方法

有效

• 申請號: 201010199051.3
• 申請日: 2010-06-08
• 公開（公告）號: CN102214692A
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 蘇如意;楊富智;蔡俊琳;霍克孝;沈佳青;黃柏晟;鄭志昌;柳瑞興;段孝勤
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京中原華和知識產權代理有限責任公司 11019
• 代理人: 壽寧;張華輝

技術領域

本發明涉及一種半導體技術，特別是涉及一種高壓(High?Voltage；HV)半導體晶體管及其制造方法。

背景技術

在半導體集成電路(Integrated?Circuit；IC)材料、設計、工藝以及制造方面技術的進步，已經使得IC裝置持續地縮小，其中每一世代均具有相比較于前一世代更小且更復雜的電路。

當由如金屬氧化物半導體場效應晶體管(Metal-Oxide-SemiconductorField?Effect?Transistors；MOSFETs)所組成的半導體電路使用于HV應用“如HV橫向擴散金屬氧化物半導體(HV?Lateral?DiffusionMetal-Oxide-Semiconductor?Devices；HV?LDMOSs)裝置”中的時候，當尺寸隨著先進技術持續推進時，與降低電壓性能相關的問題即隨之產生。為了防止源極與漏極之間的沖穿(Punch-Through)，或為了降低源極與漏極之間的電阻，標準的MOS制造程序的流程可伴隨著多個高濃度植入。不幸的是，電壓崩潰(Voltage?Breakdown；BV)常常發生，且裝置可靠度降低。

HV?MOS晶體管的性能常常受限于其BV臨界值。多種發展用來改善BV的技術已經典型地增加了裝置的導通電阻(On-State?Resistance)Ron，其中導通電阻Ron與HV?MOS裝置的BV間的關聯系如底下所描述的關系式：

Ron＝常數(Constant)*BV^2.5(Ωcm²)

較高的BV包含較高的(乘冪(Power)為2.5)導通電阻Ron，因此具有較高的功率消耗(P＝I²Ron)。例如，當BV增加33％時，功率損失將加倍。

由此可見，上述現有的高壓半導體晶體管及其制造方法在產品結構、制造方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品及方法又沒有適切的結構及方法能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新的高壓半導體晶體管及其制造方法，使高壓半導體晶體管具有高BV臨界值，且仍然維持低功率消耗，實屬當前重要研發課題之一，亦成為當前業界極需改進的目標。

發明內容

本發明的目的在于，克服現有的高壓半導體晶體管及其制造方法存在的缺陷，而提供一種新的高壓半導體晶體管及其制造方法，所要解決的技術問題是使得此高壓半導體晶體管具有高BV臨界值，但仍然維持低功率消耗，非常適于實用。

本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種高壓半導體晶體管，其包含：輕摻雜的一半導體基材，其中該半導體基材具有一第一傳導型態；一第一井區，其中該第一井區具有一第二傳導型態，且形成于該半導體基材中；一絕緣結構，形成于該半導體基材之上；一柵極結構，形成于該半導體基材之上，且鄰近于該絕緣結構；一漏極區與一源極區，分別形成于該柵極結構相對的二側；以及一第二井區，形成于該第一井區中，其中該第二井區具有該第一傳導型態；其中該源極區是形成于該第二井區中，且該第二井區包含一第一部分與一第二部分，該第一部分環繞該源極區，且該第二部分在該柵極結構之下橫向延伸。

本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。

前述的高壓半導體晶體管，其中所述的源極區包含具有該第一傳導型態的一第一區域，以及具有該第二傳導型態的一第二區域。

前述的高壓半導體晶體管，其中所述的第二井區的該第二部分在該柵極結構之下朝該漏極橫向延伸。

前述的高壓半導體晶體管，其中所述的柵極結構包含一柵極電極與一柵極介電結構，該柵極電極包含多晶硅或一金屬，而該金屬包含鋁、銅、鎢、鈦、鉭、氮化鈦、氮化鉭、硅化鎳、硅化鈷、或上述材料的組合。

前述的高壓半導體晶體管，其中所述的柵極介電結構包含氧化硅、高介電常數的介電材料、或氮氧化硅，而該高介電常數的介電材料包含金屬氧化物、金屬氮化物、金屬硅酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅酸鹽、金屬的氮氧化物、金屬鋁酸鹽類、硅酸鋯、鋁酸鋯、二氧化鉿、或上述材料的組合。

前述的高壓半導體晶體管，其中所述的柵極結構是部分地形成在該絕緣結構之上，且部分地形成在該半導體基材之上。