[發明專利]一種嵌入式非揮發存儲器單元及其工作方法、存儲陣列有效

申請號：	201010199022.7	申請日：	2010-06-04
公開（公告）號：	CN101859602A	公開（公告）日：	2010-10-13
發明（設計）人：	唐粕人;黃如;蔡一茂;許曉燕	申請（專利權）人：	北京大學
主分類號：	G11C16/10	分類號：	G11C16/10;G11C16/26
代理公司：	北京君尚知識產權代理事務所(普通合伙) 11200	代理人：	余長江
地址：	100871 北***	國省代碼：	北京;11
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種嵌入式揮發存儲器單元及其工作方法存儲陣列
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明屬于超大規模集成電路中的存儲器技術領域，具體涉及一種嵌入式非揮發存儲器單元及其工作方法、存儲陣列。

背景技術

非揮發性存儲器是一種斷電時，信息不會丟失的存儲器件。隨著手機、筆記本電腦、掌上電腦和U盤等便攜式，移動式設備的快速發展，非揮發性存儲器得到廣泛運用，現在已經成為市場份額最大的存儲器之一。標準的非揮發性存儲器如EEPROM單元具有浮柵多晶硅和控制柵多晶硅兩層多晶硅結構，浮柵多晶硅柵需要與外界絕緣，以實現信息存儲的功能。相對常規CMOS邏輯工藝而言，EEPROM單元工藝有兩層多晶硅柵工藝，隧穿氧化層，阻擋氧化層，以及源漏結和襯底摻雜濃度等不同點，這使得標準EEPROM單元在嵌入式運用時光刻次數增加，工藝難度和成本增大。

為了降低工藝成本，減小工藝增加給系統其他單元性能帶來的影響，研究方向越來越多關注盡量減少引入嵌入式非揮發存儲器時需增加的工藝或者采用標準的CMOS工藝實現去實現嵌入式非揮發性存儲器。單層柵工藝非揮發存儲器是這種方案不錯的選擇，但當前提出的單層柵EEPROM存儲單元一般通過電容將控制柵的電壓耦合到將浮柵晶體管上，單元占用面積較大，工作電壓高，不利于提高存儲密度。而且隨著技術節點的發展，電源電壓不斷縮小，芯片中產生高壓越來越困難，高電壓幅度又受限于PN結所能承受的耐壓。因此，目前的單層柵EEPROM存儲單元同樣不能有效滿足市場要求。

發明內容

針對于現有技術中的不足，本發明的目的在于提供一種嵌入式非揮發存儲單元及其工作方法、存儲陣列，本發明的非揮發存儲單元結合所提出的對應編程、擦除和讀取方法，以及對應的陣列結構，可以達到減小非揮發存儲單元的面積，改善讀寫速度，減小編程、擦除時的電壓以及可增強存儲單元的可靠性。

本發明的技術方案為：

一種嵌入式非揮發存儲器單元的工作方法，其特征在于，將選擇晶體管的柵極作為存儲器單元的浮柵，將選擇晶體管的源、漏電極分別作為存儲器單元的源、漏電極，其中：

a)信息擦除方法為：將選擇晶體管的襯底電極上加一正電壓脈沖，將選擇晶體管的源、漏電極浮置；

b)信息編程方法為：將選擇晶體管的襯底電極和源電極接零電壓，漏電極接一正電壓，產生熱電子進行編程；

c)信息讀取方法為：將選擇晶體管的漏電極接一偏置電壓，源電極襯底電極接零電位。

進一步的，所述選擇晶體管為NMOS晶體管。

進一步的，所述NMOS晶體管的漏端斜注入有N型雜質；所述NMOS晶體管為低閾值或負閾值NMOS晶體管。

進一步的，步驟a)中通過襯底的一個正電壓脈沖進行信息擦除，所述正電壓脈沖的脈沖幅度為4～8V；步驟b)中所述編程方法為溝道熱電子編程，所述正電壓為4～7V；步驟c)中所述偏置電壓為0～2.5V的正電壓。

a)信息擦除方法為：將選擇晶體管的襯底電極和源電極上加一nV正電壓，漏電極浮置或加一nV正電壓；

b)信息編程方法為：將選擇晶體管的襯底電極和源電極接負電壓，漏電極接一正偏置電壓，產生熱電子進行編程；