[發明專利]靜電放電結構及其制造方法

有效

• 申請號: 201010198536.0
• 申請日: 2010-06-07
• 公開（公告）號: CN101930973A
• 公開（公告）日: 2010-12-29
• 發明（設計）人: E·G·蓋布里斯萊希;S·H·沃爾德曼
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/60;H01L21/77;H01L21/768
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 于靜;楊曉光

技術領域

本發明一般地涉及靜電放電(ESD)結構及其制造方法，更具體地，涉及具有與晶片通孔結構的連接的ESD結構及其制造方法。

背景技術

靜電放電(ESD)事件是半導體器件中的常見問題。例如，集成電路封裝的一個或多個引腳的ESD事件可損傷或破壞半導體器件。更具體地，與ESD相關的失效呈現為多種方式，例如，結泄露、短路或燒毀；電介質開裂；電阻器-金屬界面開裂；以及電阻器/金屬熔化，等等。例如，這些失效在諸如具有薄柵極氧化物的MOS器件的敏感器件中尤其如此。

在集成電路中存在三種主要的ESD模型。這些模型包括人體模型(HBM)、充電器件模型(CDM)和機器模型(MM)。HBM模擬當帶正電勢或負電勢的人接觸處于不同電勢的集成電路時的ESD事件。另一方面，CDM模擬當器件充電至特定電勢且與處于不同電勢的導電表面接觸時發生的ESD事件。MM模擬當設備或工具的一部分與處于不同電勢的器件接觸時發生的ESD事件。

為了防止ESD發生，將ESD器件與半導體器件一起形成且連接到這些半導體器件，以保護器件。這些ESD器件用于吸收靜電放電且使其接地，以避免損傷或破壞半導體器件。然而，ESD器件典型地是非常大的器件，其利用芯片上的寶貴空間。在當前技術中，特別是在90nm和更低的節點，由于這樣的芯片空間非常珍貴，這帶來問題。并且，已知的ESD器件在ESD事件期間由于薄的下穿式連接(underpass?connection)而具有失效的傾向。

因此，在現有技術中存在克服上述缺點和限制的需要。

發明內容

在本發明的第一方面中，一種結構包括串聯且電連接到晶片通孔的靜電放電(ESD)網絡。

在本發明的另一方面中，一種ESD電路包括接合襯墊和位于所述接合襯墊之下的ESD網絡。所述ESD電路還包括晶片通孔結構，所述晶片通孔結構直接串聯電連接到所述ESD網絡且還電連接到VSS。

在本發明的又一方面中，一種制造ESD網絡的方法包括：在級間電介質層上方形成接合襯墊；在所述級間電介質層中形成在所述接合襯墊下方具有電感線圈的ESD元件；以及通過光刻、蝕刻和沉積工藝，形成通孔結構。所述通孔結構被電連接到所述電感線圈。

在本發明的另一方面中，提供一種在機器可讀介質中有形地體現的設計結構，其用于設計、制造、或測試集成電路。所述設計結構包括本發明的方法步驟和/或結構。

附圖說明

在下面的通過本發明的示例性實施例參考所述多個附圖進行的詳細描述中，對本發明進行說明。

圖1-3示出根據本發明的各方面的電路圖；

圖4-7示出根據本發明的各方面的結構；以及

圖8是在半導體設計、制造和/或測試中使用的設計過程的流程圖。

具體實施方式

本發明一般地涉及靜電放電(ESD)結構及其制造方法，更具體地，涉及具有與晶片通孔結構的連接的ESD結構及其制造方法。有利地，本發明提供一種面積小、電阻低的電感旁路ESD網絡，其使用例如在接合襯墊下方的結構，該接合襯墊通過晶片通孔結構而被直接連接到襯底。

在更具體的實施例中，該ESD網絡包括ESD電感器，該電感器通過晶片通孔結構而被連接到襯底。在實施例中，ESD電感器可以為電感線圈，該電感線圈被連接到晶片通孔結構以提供對地的低電阻路徑。在實施例中，對于諸如RF?ESD應用的應用，該電感線圈提供低電流密度和低電阻路徑。在另外的實施例中，在晶片接合襯墊下方提供ESD結構，這消除了使用附加的寶貴的芯片空間的必要。在更另外的實施例中，該ESD結構包括電感器屏蔽結構使周圍區域與可從ESD電感器結構產生的渦電流隔離。

圖1示出根據本發明的一方面的電路圖。更具體地，圖1示出具有ESD器件12(也稱為ESD網絡)的結構10，該ESD器件12通過晶片通孔結構14而被串聯電連接到VSS(接地)。ESD器件還被串聯電連接到VDD(例如，電力軌(power?rail))，在實施例中，ESD器件12可以為例如MOSFET、二極管、或一連串二極管。晶片通孔14可以是晶片硅通孔結構。結構10還包括受到ESD器件12保護的電路18(例如，硅電路)。

本領域技術人員應認識到，ESD器件12被設置為基本上平行于襯底，且位于接合襯墊16下方。因此，與常規電路相比，現在利用在接合襯墊16下方的區域，從而更有效地使用可用空間。這樣，ESD器件12是用于ESD事件的電流分配的背側電學膜。