[發明專利]半導體裝置及制造半導體裝置的方法

無效

• 申請號: 201010198440.4
• 申請日: 2010-06-07
• 公開（公告）號: CN101924134A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 黛哲;若林整
• 申請（專利權）人: 索尼公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 王安武;南霆

技術領域

本發明涉及半導體裝置及制造該半導體裝置的方法。

背景技術

在當前的半導體集成電路中，通過利用應力膜材料向溝道區域施加應力來提高載流子流動性，來改進形成電路的晶體管的特性(例如參見JP-A-2005-57301以及JP-T-2008-539591)。也已經實現了一種模擬技術用于在考量通過向溝道施加的應力而引起的應變的情況下對載流子的電子狀態進行計算(例如參見JP-A-2008-527745)。

如這些公開文獻所描述，現有技術中的技術方案提出了利用應力膜材料來改進晶體管特性的方法，以及利用應力來獲知載流子的電子狀態的方法。但是，尚未實現可使向溝道區域施加的應力與源極區域附近的電子狀態之間的位置關系最優化的MOSFET。因此，利用向溝道區域施加的應力來改進特性的嘗試得到的結果還不夠有效。

以下例如參考圖13的示意性剖視圖、載流子濃度分布圖、電位分布圖以及應力分布圖，來描述利用公知為柵極優先處理(其中在形成源極區域及漏極區域之前形成柵極電極)的處理方案的現有技術中的技術方案。

如圖13中的(1)所示，柵極電極114隔著柵極絕緣膜113形成在半導體襯底111上。

第一側壁絕緣膜115形成在柵極電極114的側壁上。源極側延伸區域116在柵極電極114的一側形成在半導體襯底111中，而漏極側延伸區域117在另一側形成在半導體襯底111中。源極側延伸區域116及漏極側延伸區域117被形成為侵入柵極電極114的端部下方的區域。

第二側壁絕緣膜118隔著第一側壁絕緣膜115形成在柵極電極114的兩側。源極區域119隔著源極側延伸區域116形成在柵極電極114的一側，而漏極區域120隔著漏極側延伸區域117形成在柵極電極114的另一側。源極區域119及漏極區域120被形成為使得源極側延伸區域116及漏極側延伸區域117保留在第二側壁絕緣膜118下方。

第一應力導入層121(121S，121D)形成在半導體襯底111的形成有源極區域119及漏極區域120的區域中。例如，源極區域119及漏極區域120分別形成在第一應力導入層121S及第一應力導入層121D中。第一應力導入層121大致在第二側壁絕緣膜118的端部下方終結。

硅化物層122形成在柵極電極114、源極區域119以及漏極區域120上。

第二應力導入層123被形成為覆蓋柵極電極114、源極區域119以及漏極區域120。層間絕緣膜124形成在第二應力導入層123上。

在如上設置的半導體裝置101中，溝道區域112在源極區域119與漏極區域120之間形成在半導體襯底111中。

在如上設置的半導體裝置101中，如圖13中(2)所示，在源極側延伸區域116及漏極側延伸區域117中的載流子濃度分布的峰值出現在柵極電極114的相對于柵極長度方向的端部的內側，以改進短溝道特性。

因此，如圖13中(3)所示，在源極側延伸區域116附近出現的電位分布的峰值的位置更靠內側。注意，圖13中(3)表示在nFET中相對于源極向漏極施加正電位時導帶(conduction?band)的電位分布。

另一方面，如圖13中(4)所示，從第一應力導入層121及第二應力導入層123向溝道區域112施加的應力的分布的峰值出現在位于源極區域119側及漏極區域120側的第二側壁絕緣膜118的端部處。以此方式，應力導入膜在溝道區域中產生不連續應力分布(例如參見D.Kosemura等人的Characterization?of?Strain?for?High?Performance?MOSFETs，見于SSDM，pp.390，2007年)。因此，向溝道區域112施加的應力的應力分布具有位于溝道區域112與源極側延伸區域116之間的雜質邊界外側(偏向源極區域119)的峰值。

發明內容

本申請的發明人已經意識到當向溝道區域施加的應力的應力分布的峰值位于溝道區域與源極側延伸區域之間的雜質邊界外側(偏向源極區域)時，載流子速度會變慢。

本發明通過使向溝道區域施加的應力的應力分布中的峰值位置以及在源極區域附近出現的電位分布中的峰值位置最佳化，實現了載流子速度的提高，由此實現了飽和電流特性的改進。