[發明專利]集成電路結構與形成集成電路結構的方法

無效

• 申請號: 201010194525.5
• 申請日: 2010-05-28
• 公開（公告）號: CN101901823A
• 公開（公告）日: 2010-12-01
• 發明（設計）人: 王明璁;邱建智;曹淳凱;羅際興
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L23/528;H01L21/82;H01L21/768
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;邢雪紅

1.一種集成電路結構，包括：

一介電層包括一上部與一下部，其中該介電層擇自實質上由一層間介電層與一金屬層間介電層所組成的群組；

一相變隨機存取存儲器單元包括一相變條，其中該相變條為于該介電層的該下部上，且包括一上表面低于該介電層的上表面，與一下表面高于該介電層的下表面；

一第一導電柱電性連接至該相變條，其中該第一導電柱自該介電層的上表面向下延伸進入該介電層；以及

一第二導電柱于一周邊區域中，其中該第二導電柱自該介電層的上表面向下延伸進入該介電層，且其中該第一導電柱與該第二導電柱具有不同的高度。

2.如權利要求1所述的集成電路結構，其中該介電層為一層間介電層，且其中該第二導電柱為一周邊晶體管的一源/漏極接觸插塞。

3.如權利要求2所述的集成電路結構，其中該第一導電柱為一接觸插塞向下延伸至實質上接觸該相變條。

4.如權利要求2所述的集成電路結構，還包括一下電極于該相變條之下且接觸該相變條，其中該第一導電柱為一接觸插塞向下延伸至接觸該下電極。

5.如權利要求1所述的集成電路結構，其中該介電層為一金屬層間介電層介于一第一金屬化層與于該第一金屬化層之上的一第二金屬化層之間并鄰接該第一金屬化層與該第二金屬化層，且其中該集成電路結構還包括：

一第一金屬線于該第一金屬化層中；

一第二金屬線于該第二金屬化層中；

一第一導孔于該第一金屬線與該第二金屬線之間且接觸該第一金屬線與該第二金屬線；以及

一第二導孔于該第二金屬線與該相變條之間且接觸該第二金屬線與該相變條。

6.一種集成電路結構，包括：

一存取晶體管包括一第一源/漏極區域；

一下金屬化層于該存取晶體管之上；

一層間介電層于該存取晶體管之上，且于該下金屬化層之下并接觸該下金屬化層，其中該層間介電層包括一下部與一上部；

一第一接觸插塞直接于該源/漏極區域之上且連接至該第一源/漏極區域，其中該第一接觸插塞為于該層間介電層中；

一相變條于該層間介電層的該下部之上且具有一上表面低于該層間介電層的上表面；

一第二接觸插塞于該層間介電層的該上部中且電性連接至該相變條，其中該第二接觸插塞不延伸進入該層間介電層的該下部；

一周邊晶體管其包括一第二源/漏極區域；以及

一第三接觸插塞自該層間介電層的上表面延伸進入該層間介電層且電性連接至該第二源/漏極區域，其中該第三接觸插塞具有一連續的側壁圖案，且其中該第二接觸插塞的一第一下表面高于該第三接觸插塞的一第二下表面。

7.如權利要求6所述的集成電路結構，還包括一下電極于該第二接觸插塞的該第一下表面與該相變條的下表面兩者之下且接觸該第二接觸插塞的該第一下表面與該相變條的下表面兩者。

8.如權利要求6所述的集成電路結構，還包括一下電極接觸該第一接觸插塞的上表面與該相變條的下表面。

9.一種集成電路結構，包括：

一半導體基板；

一第一金屬化層于該半導體基板之上；

一第二金屬化層于該第一金屬化層之上；

一金屬層間介電層于該第一金屬化層與該第二金屬化層之間；

一相變隨機存取存儲器單元包括一相變條，其中該相變條包括一上表面低于該金屬層間介電層的上表面，與一下表面高于該金屬層間介電層的下表面；

一第一金屬線于該第一金屬化層中；

一第二金屬線于該第二金屬化層中；

一第一導孔于該第一金屬線與該第二金屬線之間且接觸該第一金屬線與該第二金屬線；以及

一第二導孔于該第二金屬線與該相變條之間且接觸該第二金屬線與該相變條。

10.如權利要求9所述的集成電路結構，還包括：

一層間介電層于該第一金屬化層之下；以及

一額外的相變隨機存取存儲器單元包括一額外的相變條，其中該額外的相變條包括一上表面低于該層間介電層的上表面，與一下表面高于該層間介電層的下表面。