[發明專利]用于高速傳輸數據的方法、系統及板卡

有效

• 申請號: 201010192923.3
• 申請日: 2010-05-27
• 公開（公告）號: CN101873196A
• 公開（公告）日: 2010-10-27
• 發明（設計）人: 王好;陶青長;張輝;雷磊
• 申請（專利權）人: 北京經緯恒潤科技有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛

技術領域

本發明涉及通信領域，具體而言，涉及一種用于高速傳輸數據的方法、系統及板卡。

背景技術

目前，在信號處理、數據存儲等領域對數據傳輸的實時性、大帶寬、低誤碼率等技術指標有較為苛刻的要求。高速數據的傳輸可采用串行傳輸和并行傳輸來實現。

并行傳輸采用提高傳輸時鐘頻率及并行數據通道數來實現高速數據傳輸。目前現有的并行傳輸協議技術包括外圍設備互連(Peripheral?Component?Interconnect，簡稱為PCI)協議、前面板數據端口(Front?Panel?Data?Port，簡稱為FPDP)協議等板間并行傳輸協議；高速串行傳輸協議包括光纖通道(Fibre?Channel，簡稱為FC)、PCI-E(Peripheral?Component?Interconnect-Express)等協議。

其中，外圍設備互連(Peripheral?Component?Interconnect，簡稱為PCI)協議的峰值速率最高為528MB/S，但外圍設備互連(Peripheral?Component?Interconnect，簡稱為PCI)協議所規定的總線是共享總線，即多個設備共享總線，而且需要板卡工作在PCI總線環境中才能工作，實際的傳輸速率遠低于峰值速率。

前面板數據端口(Front?Panel?Data?Port，簡稱為FPDP)協議作為標準的數據傳輸協議，規定了在發送設備與接收設備間進行32bit并行數據傳輸，時鐘頻率最高可到100MHz，協議定義了完整的信號時序及連接器，可以很方便地實現板卡間的互連，但由于協議規定的最高傳輸速率為400MB/S，限制了其在板內互連場合及各種更高速傳輸場合的應用。

光纖通道(Fibre?Channel，簡稱為FC)、PCI-E(PeripheralComponent?Interconnect-Express)是目前成熟的高速串行總線，但協議較復雜，適合應用于高速的板卡對外接口，而不適合用于板內器件互連。

在使用上述傳輸協議的高速傳輸數據的過程中，由于傳輸通道數受限于板卡的體積、硬件成本、器件的管腳數量以及多通道數據同步性等因素，因此如果沒有完善的數據傳輸協議，很難滿足高速數據的數據同步性。而由于傳輸的時鐘頻率越高，周期也就越小，對數據的正確采樣也越難，誤碼概率越大。因此通常情況下，并行傳輸速率的提高只能是時鐘頻率與并行通道數的折中。串行數據傳輸采用各種串行協議以單通道形式實現高速數據傳輸，可以降低板卡成本、板卡體積，但復雜的協議限制了其使用的場合。

針對相關技術中設備之間進行并行數據傳輸過程中數據同步性差導致數據采樣易出錯的問題，目前尚未提出有效的解決方案。

發明內容

針對相關技術中設備之間進行并行數據傳輸過程中數據同步性差導致數據采樣易出錯的問題而提出本發明，為此，本發明的主要目的在于提供一種用于高速傳輸數據的方法、系統及板卡，以解決上述問題。

為了實現上述目的，根據本發明的一個方面，提供了一種用于高速傳輸數據的方法。

根據本發明的用于高速傳輸數據的方法，可以用于板卡內或板卡之間的數據傳輸，其中，板卡具有發送端和接收端，包括：發送端獲取訓練數據序列并發送訓練數據序列；接收端根據訓練數據序列的相位延遲值獲取中間相位延遲值；發送端根據中間相位延遲值傳輸數據。

進一步地，在發送端根據中間相位延遲值傳輸數據信號之前，方法還可以包括：接收端在獲取中間相位延遲值之后向發送端發送握手信號；發送端匹配握手信號。

進一步地，接收端根據訓練數據序列的相位延遲值獲取數據信號的中間相位延遲值可以包括：接收端接收第一訓練數據序列，在確定第一訓練數據序列存在誤碼時，根據第一訓練數據序列獲取第一相位延遲值；接收端接收第二訓練數據序列，在確定第二訓練數據序列不存在誤碼時，根據第二訓練數據序列獲取第二相位延遲值；根據第一相位延遲值與第二相位延遲值得到中間相位延遲值，其中，中間相位延遲值為第一相位延遲值與第二相位延遲值的差除以2所得到的值。

進一步地，在接收端接收訓練數據序列之前，方法還可以包括：判斷訓練數據序列的信號是否是有效信號，其中，當信號是有效信號時，接收端接收訓練數據序列；當信號是無效信號時，接收端丟棄訓練數據序列。