[發明專利]互補折疊式射頻CMOS正交下混頻器

有效

• 申請號: 201010190546.X
• 申請日: 2010-06-01
• 公開（公告）號: CN101834563A
• 公開（公告）日: 2010-09-15
• 發明（設計）人: 蔣穎丹;徐萍;賴宗聲;徐倩龍;許帥;劉靜;任旭;黃飛;馬聰
• 申請（專利權）人: 華東師范大學
• 主分類號: H03D7/14
• 分類號: H03D7/14
• 代理公司: 上海藍迪專利事務所 31215
• 代理人: 徐筱梅;張翔

1.一種互補折疊式射頻CMOS正交下混頻器，其特征在于該混頻器包括電源正端(VDD)、電源負端(GND)、差分正相射頻信號輸入端口(V_in+)、差分負相射頻信號輸入端口(V_in-)、第一偏置電壓輸入端口(V_Bias1)、第二偏置電壓輸入端口(V_Bias2)、第三偏置電壓輸入端口(V_Bias3)、第四偏置電壓輸入端口(V_Bias4)、0相位本地振蕩信號輸入端口(V_LO0)、90度相位本地振蕩信號輸入端口(V_LO90)、180度相位本地振蕩信號輸入端口(V_LO180)、270度相位本地振蕩信號輸入端口(V_LO270)、I支路差分正相中頻信號輸出端口(IV_OUT+)、I支路差分負相中頻信號輸出端口(IV_OUT-)、Q支路差分正相中頻信號輸出端口(QV_OUT+)、Q支路差分負相中頻信號輸出端口(QV_OUT-)；該混頻器還包括第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第一電阻(R1)、第二電阻(R2)、第三電阻(R3)、第四電阻(R4)、第一負載電阻(R_L1)、第二負載電阻(R_L2)、第三負載電阻(R_L3)、第四負載電阻(R_L4)；第一電容(C1)、第二電容(C2)、第三電容(C3)、第四電容(C4)、第五電容(C5)、第六電容(C6)、I支路(I-Branch)和Q支路(Q-Branch)；其中，I支路和Q支路的結構完全相同，I支路含有第一本地振蕩信號輸入端口(VLOA)、第二本地振蕩信號輸入端口(VLOB)、第一開關級偏置電流輸入端口(SWA)、第二開關級偏置電流輸入端口(SWB)、第一偏置電壓輸入端口(VB1)、第二偏置電壓輸入端口(VB2)、差分正相輸出端口(VOUT+)、差分負相輸出端口(VOUT-)；所述第一MOS管(M1)和第二MOS管(M2)為NMOS管，第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)是PMOS管；I支路的第一開關級偏置電流輸入端口(SWA)和Q支路的第一開關級偏置電流輸入端口(SWA)相連，接第五MOS管(M5)的漏極；I支路的第二開關級偏置電流輸入端口(SWB)和Q支路的第二開關級偏置電流輸入端口(SWB)相連，接第六MOS管(M6)的漏極；第MOS管(M5)的柵極和第六MOS管(M6)的柵極都接第二偏置電壓輸入端口(V_Bias2)；第MOS管(M5)的源極和第六MOS管(M6)的源極都接電源正端(VDD)；I支路的第一偏置電壓輸入端口(VB1)和Q支路的第一偏置電壓輸入端口(VB1)都接第三偏置電壓輸入端口(V_Bias3)；I支路的第二偏置電壓輸入端口(VB2)和Q支路的第二偏置電壓輸入端口(VB2)都接第四偏置電壓輸入端口(V_Bias4)；I支路的差分正相輸出端(VOUT+)接I支路差分正相中頻信號輸出端口(IV_OUT+)，I支路的差分負相輸出端口(VOUT-)接I支路差分負相中頻信號輸出端(IV_OUT-)；Q支路的差分正相輸出端(VOUT+)接Q支路差分正相中頻信號輸出端口(QV_OUT+)，Q支路的差分負相輸出端口(VOUT-)接Q支路差分負相中頻信號輸出端口(QV_OUT-)；I支路差分正相中頻信號輸出端口(IV_OUT+)、I支路差分負相中頻信號輸出端口(IV_OUT-)、Q支路差分正相中頻信號輸出端口(QV_OUT+)、Q支路差分負相中頻信號輸出端口(QV_OUT-)分別接第一負載電阻(R_L1)、第二負載電阻(R_L2)、第三負載電阻(R_L3)、第四負載電阻(R_L4)的一端；第一負載電阻(R_L1)、第二負載電阻(R_L2)、第三負載電阻(R_L3)、第四負載電阻(R_L4)的另一端都接電源負端(GND)；I支路的第一本地振蕩信號輸入端(VLOA)連接0相位本地振蕩信號輸入端口(V_LO0)，I支路的第二本地振蕩信號輸入端(VLOB)連接180度相位本地振蕩信號輸入端口(V_LO180)；Q支路的第一本地振蕩信號輸入端(VLOA)連接90度相位本地振蕩信號輸入端口(V_LO90)，Q支路的第二本地振蕩信號輸入端口(VLOB)連接270度相位本地振蕩信號輸入端口(V_LO270)；第一MOS管(M1)的源極和第二MOS管(M2)的源極都接電源負端(GND)；第一電阻(R1)的一端和第一電容(C1)的一端相接，連接第一MOS管(M1)的柵極；第一電阻(R1)的另一端接第一偏置電壓輸入端口(V_Bias1)，第一電容(C1)的另一端接差分正相射頻信號輸入端口(V_in+)；第二電阻(R2)的一端和第二電容(C2)的一端相接，連接第二MOS管(M2)的柵極；第二電阻(R2)的另一端接第一偏置電壓輸入端口(V_Bias1)，第二電容(C2)的另一端接差分負相射頻信號輸入端口(V_in-)；第三MOS管(M3)的源級和第四MOS管(M4)的源極相連，接電源正端(VDD)；第三電阻(R3)的一端和第三電容(C3)的一端相接，連接第三MOS管(M3)的柵極；第三電阻(R3)的另一端接第三MOS管(M3)的漏極，第三電容(C3)的另一端接差分正相射頻信號輸入端口(V_in+)；第四電阻(R4)的一端和第四電容(C4)的一端相接，連接第四MOS管(M4)的柵極；第四電阻(R4)的另一端接第四MOS管(M4)的漏極，第四電容(C4)的另一端接差分負相射頻信號輸入端口(V_in-)；第一MOS管(M1)的漏極與第三MOS管(M3)的漏極相連，接第五電容(C5)的一端；第五電容(C5)的另一端接I、Q支路的第一開關級偏置電流輸入端口(SWA)；第二MOS管(M2)的漏極與第四MOS管(M4)的漏極相連，接第六電容(C6)的一端；第六電容(C6)的另一端接I、Q支路的第二開關級偏置電流輸入端(SWB)。2、根據權利要求1所述的混頻器，其特征在于所述I、Q支路各包括第五電阻(R5)、第六電阻(R6)、第七電容(C7)、第八電容(C8)、第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)、第十一MOS管(M11)、第十二MOS管(M12)，支路中所有MOS管均為PMOS管；第八MOS管(M8)的源極和第九MOS管(M9)的源極分別連接到第一開關級偏置電流輸入端口(SWA)和第二開關級偏置電流輸入端口(SWB)；第五電阻(R5)的一端和第七電容(C7)的一端相接，連接第八MOS管(M8)的柵極和第九MOS管(M9)的柵極；第七電容(C7)的另一端接第一本地振蕩信號輸入端(VLOA)，第五電阻(R5)的另一端接第一偏置電壓輸入端(VB1)；第七MOS管(M7)的源極和第十MOS管(M10)的源極分別連接到第一開關級偏置電流輸入端口(SWA)和第二開關級偏置電流輸入端口(SWB)；第六電阻(R6)的一端和第八電容(C8)的一端相接，連接第七MOS管(M7)的柵極和第十MOS管(M10)的柵極；第八電容(C8)的另一端接第二本地振蕩信號輸入端口(VLOB)，第六電阻(R6)的另一端接第一偏置電壓輸入端口(VB1)；第七MOS管(M7)的漏極和第九MOS管(M9)的漏極相連，接到差分正相輸出端口(VOUT+)；第八MOS管(M8)的漏極和第十MOS管(M10)的漏極相連，接到差分負相輸出端口(VOUT-)；第十一MOS管(M11)的柵極和第十二MOS管(M12)的柵極都接第二偏置電壓輸入端口(VB2)；第十一MOS管(M11)的漏極和第十二MOS管(M12)的漏極都接電源負端(GND)；第十一MOS管(M11)的源極接第一開關級偏置電流輸入端口(SWA)；第十二MOS管(M12)的源極接第二開關級偏置電流輸入端口(SWB)。