[發(fā)明專利]CMOS帶隙基準(zhǔn)電壓產(chǎn)生電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010187337.X
• 申請(qǐng)日: 2010-05-28
• 公開(kāi)（公告）號(hào): CN101840243A
• 公開(kāi)（公告）日: 2010-09-22
• 發(fā)明（設(shè)計(jì)）人: 段新東
• 申請(qǐng)（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號(hào): G05F3/30
• 分類號(hào): G05F3/30
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

1.一種CMOS帶隙基準(zhǔn)電壓產(chǎn)生電路，用于基準(zhǔn)電壓的輸出，包括：

第一CMOS、第二CMOS和第三CMOS，所述第一CMOS的源極、所述第二CMOS的源極和所述第三CMOS的源極相連，所述第一CMOS的基極、所述第二CMOS的基極和所述第三CMOS的基極相連；

第一三極管和第二三極管，所述第一三極管的集電極、基極和所述第二三極管的集電極、基極均接地，所述第一三極管的發(fā)射極和所述第一CMOS的漏極相連，所述第二三極管的發(fā)射極和所述第二CMOS的漏極相連；

放大器，所述放大器的輸出端和所述第一CMOS的基極、所述第二CMOS的基極和所述第三CMOS的基極均相連，所述放大器的正極輸入端連接第一電阻后接地，所述放大器的負(fù)極輸入端連接第二電阻后接地；

其特征在于：

所述基準(zhǔn)電壓產(chǎn)生電路還包括：第四CMOS，所述第四CMOS的基極和所述放大器的輸出端相連，所述第四CMOS的源極和所述第一CMOS的源極、所述第二CMOS的源極、所述第三CMOS的源極相連；

第三三極管，所述第三三極管的基極和集電極接地，所述第三三極管的發(fā)射極和所述第四CMOS的漏極相連。

2.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于：所述基準(zhǔn)電壓產(chǎn)生電路還包括第三電阻和第四電阻，所述第三電阻的一端和所述第一CMOS的漏極相連，另一端和所述第二電阻相連，所述第四電阻的一端和所述第二CMOS的漏極相連，另一端和所述第二三極管的發(fā)射極相連。

3.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于：所述基準(zhǔn)電壓產(chǎn)生電路還包括第五電阻，所述第五電阻的一端和所述第二CMOS的漏極相連，另一端和所述第一電阻相連。

4.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于：所述基準(zhǔn)電壓產(chǎn)生電路還包括串聯(lián)的第六電阻和第七電阻，所述第六電阻的一端和所述第四CMOS的漏極相連，所述第七電阻的一端接地。

5.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于：所述基準(zhǔn)電壓產(chǎn)生電路還包括第八電阻，所述第八電阻的一端和所述放大器的正極輸入端相連，另一端連接于所述第六電阻和所述第七電阻之間。

6.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于：所述基準(zhǔn)電壓產(chǎn)生電路還包括第九電阻，所述第九電阻的一端和所述放大器的負(fù)極輸入端相連，另一端連接于所述第六電阻和所述第七電阻之間。

7.根據(jù)權(quán)利要求1所述的CMOS帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于：所述基準(zhǔn)電壓產(chǎn)生電路還包括第十電阻，所述第十電阻的一端和所述第三CMOS的漏極相連，另一端接地。