[發明專利]一種半導體結構及其形成方法

有效

• 申請號: 201010185025.5
• 申請日: 2010-05-20
• 公開（公告）號: CN102254914A
• 公開（公告）日: 2011-11-23
• 發明（設計）人: 朱慧瓏;駱志炯;尹海洲
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/06;H01L21/8238
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 馬佑平

技術領域

本發明涉及半導體設計及制造技術領域，特別涉及一種能夠增大溝道應力的半導體結構及其形成方法。

背景技術

隨著半導體技術的不斷發展，對CMOS(互補型金屬氧化物半導體)器件的特征尺寸及性能的要求越來越高，將應變溝道(strained?channel)運用于MOSFET(金屬氧化物半導體場效應晶體管)中可提高器件性能，但是隨著集成電路密度的增加及間距的減小，應變溝道也很難提供足夠大的應力以滿足器件的性能需求。在美國專利申請US20090309163(A1)-2009-12-17中公開了一種通過在CMOS結構中形成不同的高度的pMOSFET和nMOSFET以調整不同器件的溝道應力。但是這種方法需要形成不同高度的柵堆疊，并且較高的柵堆疊下方的溝道區得到的應力依然不足。

發明內容

本發明的目的旨在至少解決上述技術問題之一，特別是解決由于器件尺寸的減小而導致的溝道應力不足的問題。

為達到上述目的，本發明一方面提出一種半導體結構，包括：半導體襯底，以及形成于所述半導體襯底上的nMOSFET區和pMOSFET區，所述nMOSFET區和pMOSFET區上分別形成有nMOSFET結構和pMOSFET結構；所述nMOSFET結構包括：第一溝道區，形成于所述nMOSFET區上；以及第一柵堆疊，形成于所述第一溝道區上方；其中所述nMOSFET結構上覆蓋有壓應力材料以給所述第一溝道區提供拉應力；所述pMOSFET結構包括：第二溝道區，形成于所述pMOSFET區上；以及第二柵堆疊，形成于所述第二溝道區上方；其中所述pMOSFET結構上覆蓋有拉應力材料以給所述第二溝道區提供壓應力。

本發明另一方面還提出一種形成上述半導體結構的方法，包括以下步驟：提供半導體襯底；將所述半導體襯底隔離為nMOSFET區和pMOSFET區；在所述nMOSFET區上形成nMOSFET結構，包括第一柵堆疊以及所述第一柵堆疊下的第一溝道區；在所述pMOSFET區上形成pMOSFET結構，包括第二柵堆疊以及所述第二柵堆疊下的第二溝道區；在所述nMOSFET結構上覆蓋壓應力材料，以給所述第一溝道區提供拉應力；以及在所述pMOSFET結構上覆蓋拉應力材料，以給所述第二溝道區提供壓應力。

通過本發明實施例中在nMOSFET結構上覆蓋壓應力層以給nMOSFET的溝道提供拉應力，以及在pMOSFET結構上覆蓋拉應力層以給pMOSFET的溝道提供壓應力，從而使更小尺寸的MOSFET的器件性能得以提高。

本發明附加的方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。

附圖說明

本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，本發明的附圖是示意性的，因此并沒有按比例繪制。其中：

圖1-12為根據本發明實施例形成半導體結構流程中各步驟對應的結構剖面圖；

圖13為根據本發明另一實施例形成的半導體結構的剖面圖。

具體實施方式

下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。

下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。

圖1-12示出了根據本發明的實施例形成半導體結構流程中對應的各階段的結構剖面圖。以下將結合附圖對本發明的實施例制造半導體器件以及形成的半導體結構進行詳細說明。