[發明專利]混沌信號發生電路

有效

• 申請號: 201010181924.8
• 申請日: 2010-05-26
• 公開（公告）號: CN101834718A
• 公開（公告）日: 2010-09-15
• 發明（設計）人: 徐煜明;包伯成;徐強;韓雁
• 申請（專利權）人: 常州工學院
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 常州市江海陽光知識產權代理有限公司 32214
• 代理人: 蔣全強

技術領域

本發明涉及一種混沌信號發生電路，具體是一種基于微控制器的改進型廣義Lorenz混沌信號發生電路。

背景技術

混沌揭示了非線性系統運動的真實規律及基本特征，反映了系統的動力學行為。由于混沌信號的類隨機性、連續寬帶功率譜特性、混沌系統對初始條件的敏感依賴性，以及易于產生、難以通過常用的時域和頻域處理來預測和分離等特點，使得混沌信號特別適用于保密通信和信息加密等領域。因此，實現具有不同混沌特性的混沌信號發生電路，長期以來是研究人員所關注的熱點。混沌信號發生電路的研究，也是通信加密、雷達通信、電子對抗、認知無線電等信息工程領域應用需要，可應用在科研和教學過程中混沌現象實驗演示、混沌系統實驗驗證等。

蔡氏混沌電路是眾多設計中最典型的一種，蔡氏電路的模型由電容、電感、電阻和蔡氏二極管構成電子電路來實現，用于產生雙渦卷或多渦卷混沌信號，由于分立電子元件的離散性較大，給電路設計及調試帶來一定困難。目前國內已有報道的混沌信號發生電路設計方法主要有兩類：①利用運算放大器、電阻、電容等元件，構成加法、減法、微分和積分電路，實現混沌信號輸出，這種由分立元器件組成的模擬電路，參數離散性大、調試復雜、電路通用性差，不利于推廣應用；②采用數字處理技術，對混沌系統的連續時間無量綱狀態方程進行離散化處理，用FPGA可編程邏輯器件實現算法，通過D/A產生混沌信號，用FPGA實現混沌算法時需要消耗大量的硬件邏輯資源，因此算法的精度與邏輯單元的容量成為電路設計的瓶頸。

發明內容

本發明所要解決的技術問題是提供一種可靠性和穩定性較好、抗干擾性能較高的混沌信號發生電路。

為解決上述技術問題，本發明提供了一種混沌信號發生電路，包括：微控制器、信號隔離電路、第一D/A轉換電路、第二D/A轉換電路和第三D/A轉換電路；各D/A轉換電路包括一個16位的移位寄存器和一個16位的DAC寄存器，且各D/A轉換電路中的移位寄存器的依次串聯，以構成48位移位寄存器。

微控制器的SPI接口輸出的串行數字信號MISO經信號隔離電路送入第一D/A轉換電路的串行數據輸入端DATA?IN_x，所述SPI接口輸出的時鐘信號SCK和鎖存控制信號SS分別經信號隔離電路送入各D/A轉換電路的時鐘輸入端CLOCK和鎖存控制信號輸入端LATCH，以實現串行同步通信。

所述微控制器是在將改進型廣義Lorenz系統的數學表達式中的三個狀態變量x_n、y_n、z_n作同比例的線性變換，使所述的三個狀態變量x_n、y_n、z_n的動態幅度縮小到1/10，并進行離散化處理，然后得到類Lorenz系統、類Chen系統或類Lü系統的離散化迭代算法表達式的基礎上，根據所述類Lorenz系統、類Chen系統或類Lü系統的離散化迭代算法表達式計算出所述三個狀態變量x_n、y_n、z_n的浮點數型的數據，然后將該浮點數型的數據轉換為整數型的數據，以作為所述串行數字信號MISO輸出。

每當時鐘輸入端CLOCK的時鐘上升邊沿發生時，所述串行數字信號MISO經信號隔離電路從所述第一D/A轉換電路的串行數據輸入端DATA?IN_x串行進入所述48位移位寄存器，且在時鐘輸入端CLOCK的第48個時鐘上升邊沿來到時，使所述鎖存控制信號輸入端LATCH產生一上升邊沿，以使各D/A轉換電路中的16位移位寄存器中的16位數據被立即裝載到相應的DAC寄存器中，然后各組16位數據被鎖存并驅動數模轉換，從而實現V_x、V_y、V_z混沌信號的同步輸出。

進一步，在各D/A轉換電路的電壓信號輸出端V_OUT設有可變增益放大電路，且該可變增益放大電路的輸出電壓的動態范圍為0V～+10V。

進一步，所述微控制器的開關控制端設有三個控制開關K₀、K₁和K₂，微控制器通過判斷各控制開關的邏輯狀態，實現類Lorenz系統、類Chen系統、類Lü系統的離散化迭代算法模式的選擇及混沌吸引子的折疊方向的選擇。

本發明具有積極的效果：