[發(fā)明專利]一種支持多步并行處理的條碼解碼裝置

無效

• 申請?zhí)枺?/td>: 201010181890.2
• 申請日: 2010-05-25
• 公開（公告）號: CN101840493A
• 公開（公告）日: 2010-09-22
• 發(fā)明（設(shè)計）人: 邱有森;劉榮生;陳文傳
• 申請（專利權(quán)）人: 福建新大陸電腦股份有限公司
• 主分類號: G06K7/10
• 分類號: G06K7/10;G06F9/38
• 代理公司: 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 何青瓦;李慶波

1.一種支持多步并行處理的條碼解碼裝置，其特征在于：所述條碼解碼裝置包括一組至少兩個處理單元，所述至少兩個處理單元分別對應(yīng)同一條碼識別規(guī)則的不同識別步驟。

2.根據(jù)權(quán)利要求1所述的條碼解碼裝置，其特征在于：所述至少兩個處理單元串接設(shè)置，以實現(xiàn)所述同一條碼識別規(guī)則的完整識別過程。

3.根據(jù)權(quán)利要求1所述的條碼解碼裝置，其特征在于：所述至少兩個處理單元對至少兩幀條碼圖像進行并行處理。

4.根據(jù)權(quán)利要求3所述的條碼解碼裝置，其特征在于：當(dāng)各所述處理單元將所述至少兩幀條碼圖像中的一幀條碼圖像的處理結(jié)果輸出到下一處理單元并由所述下一處理單元對所述處理結(jié)果進行相應(yīng)處理時，各所述處理單元對所述至少兩幀條碼圖像中的下一幀條碼圖像進行并行處理。

5.根據(jù)權(quán)利要求1所述的條碼解碼裝置，其特征在于：所述條碼解碼裝置包括多組所述處理單元，每組所述處理單元分別對應(yīng)不同碼制的條碼識別規(guī)則。

6.根據(jù)權(quán)利要求5所述的條碼解碼裝置，其特征在于：所述條碼解碼裝置進一步包括數(shù)據(jù)存儲器，用于接收條碼圖像并將所述條碼圖像傳輸?shù)剿龆嘟M處理單元并由所述多組處理單元利用不同碼制的條碼識別規(guī)則對所述條碼圖像進行并行識別。

7.根據(jù)權(quán)利要求6所述的條碼解碼裝置，其特征在于：所述處理單元為由硬件邏輯實現(xiàn)的可對所述條碼圖像進行識別的條碼運算邏輯。

8.根據(jù)權(quán)利要求7所述的條碼解碼裝置，其特征在于：所述條碼解碼裝置進一步包括主控邏輯模塊，所述主控邏輯模塊控制所述條碼運算邏輯的工作狀態(tài)。

9.根據(jù)權(quán)利要求8所述的條碼解碼裝置，其特征在于：所述條碼解碼裝置進一步包括設(shè)置于所述數(shù)據(jù)存儲器與各組所述條碼運算邏輯之間的選通邏輯門，所述選通邏輯門在所述主控邏輯模塊的控制下選擇性連通所述數(shù)據(jù)存儲器與對應(yīng)的條碼運算邏輯組。

10.根據(jù)權(quán)利要求9所述的條碼解碼裝置，其特征在于：所述選通邏輯門包括一輸入端口、多個輸出端口以及至少一控制端口，所述選通邏輯門的輸入端口連接所述數(shù)據(jù)存儲器的輸出端口，所述選通邏輯門的多個輸出端口分別連接所述對應(yīng)的條碼運算邏輯組的輸入端口，所述選通邏輯門的控制端口連接所述主控邏輯模塊，以在所述主控邏輯模塊的控制下選擇性連通所述選通邏輯門的輸入端口與所述選通邏輯門的對應(yīng)輸出端口。