[發明專利]一種采用Al2O3作為柵極側墻的方法

無效

• 申請號: 201010179376.5
• 申請日: 2010-05-20
• 公開（公告）號: CN101866840A
• 公開（公告）日: 2010-10-20
• 發明（設計）人: 徐巖;孫清清;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于半導體器件制造技術領域，具體涉及一種半導體器件柵極側墻的制備方法，特別涉及一種采用Al₂O₃作為柵極側墻的方法。

背景技術

金屬-氧化物-半導體晶體管(MOSFET)包括柵極、位于柵極兩側襯底中的源極和漏極、柵極下方的電流溝道、以及位于柵極和電流溝道之間的柵氧化層。為了避免晶體管中柵極和源極、漏極的短接，柵極側墻工藝得到了廣泛的應用。圖1是一種應用柵極側墻的隧穿場效應晶體管的結構圖，其中，在半導體襯底100上，所示106為晶體管開啟時的電流溝道，101為器件的源極，102為器件的漏極，104為器件的柵極，103為柵極104和電流溝道106之間的柵氧化層。柵極側墻105圍繞在柵極104和柵氧化層103周圍，一方面可以保護柵極，另一方面可以防止大劑量的源極和漏極注入過于接近電流溝道以至于可能發生源極和漏極之間的導通。

柵極側墻的制造工藝一般分為兩步，首先在形成有柵極的整個半導體襯底上淀積形成一層柵極側墻材料，目前比較成熟的工藝是采用SiO₂或Si₃N₄作為柵極側墻材料，然后通過回刻去除位于源極、漏極和柵極上方的柵極側墻材料，從而只在柵極周圍形成一環繞的柵極側墻保護層?，F有的柵極側墻結構一般是通過濕法刻蝕完成，而刻蝕形成的SiO₂或Si₃N₄側墻厚度在20埃以上，不利于半導體器件往更小的尺寸發展。

發明內容

本發明的目的在于提出一種半導體器件柵極側墻的制備方法，該方法可以制備厚度較低的柵極側墻，從而符合半導體器件尺寸縮小的要求。

為達到本發明的上述目的，本發明提出了一種采用高介電常數材料Al₂O₃作為柵極側墻的方法，包括：

提供一個半導體襯底；

在所述半導體襯底上形成有源區和多晶硅柵極；

淀積一層高介電常數材料Al₂O₃薄膜；

刻蝕所述Al₂O₃薄膜形成半導體器件的柵極側墻。

進一步地，所述半導體襯底為單晶硅、多晶硅或者絕緣體上的硅(SOI)。所述Al₂O₃薄膜的淀積厚度為10納米到100納米。所述淀積采用原子層淀積的方法，且淀積條件為溫度為10℃-300℃，反應前軀體為三甲基鋁(TMA)和水。所述刻蝕采用干法刻蝕的方法，并且采用Cl₂、BCl₃、CF₄和Ar的混合氣體作為刻蝕氣體。

采用原子層淀積Al₂O₃作為半導體器件柵極側墻的方法，可以控制柵極側墻的橫向尺寸，減小側墻厚度，使柵極側墻的厚度控制在0.1納米左右，有利于半導體器件往更小的尺寸縮小。同時，采用原子層淀積技術可以提高淀積Al₂O₃的均勻性，提高半導體器件的性能。

原子層淀積Al₂O₃的溫度通常采用300℃，而淀積柵極側墻材料通常需要淀積10納米到150納米，因此制備Al₂O₃需要花費很久的時間，而且由于Al₂O₃非常致密，干法刻蝕Al₂O₃的刻蝕速率也比較慢。

在低溫10℃-100℃下進行原子層淀積Al₂O₃，可以減少加熱和散熱過程所耗費的時間，相對于300℃的原子層淀積，升溫過程可以節省30-50分鐘，降溫過程可以節省20-30分鐘。同時，低溫原子層淀積的Al₂O₃密度比較小，致密性也較小，因此干法刻蝕的速率會提高，從而可以降低生產成本。

附圖說明

圖1為現有的一種應用柵極側墻的隧穿場效應晶體管結構的截面圖。

圖2至圖4為本發明提供的一種采用Al₂O₃作為柵極側墻的一個實施例工藝流程圖。

具體實施方式