[發明專利]包括相互間隔開的襯底的功率半導體模塊

有效

• 申請號: 201010178237.0
• 申請日: 2010-05-11
• 公開（公告）號: CN101887888A
• 公開（公告）日: 2010-11-17
• 發明（設計）人: T·斯托爾策;O·霍爾費爾德;P·坎沙特
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L25/18;H01L25/16;H01L23/40
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李娜;王忠忠

技術領域

本發明涉及功率半導體模塊。

背景技術

功率半導體模塊包括一個或多個功率半導體芯片。為了消散模塊工作中的熱物化(heat?materializing)，通常將功率半導體模塊接合(bond)到熱沉(heatsink)。這主要涉及采用多個接合點(bond)的復雜系統，以便使壓力均勻地分布。

另外，常常將模塊以電氣和機械方式接合到用戶專用的選通電路(gating?circuit)，這又使得需要多個接合點的復雜系統以進行必要的電連接。

模塊的功率半導體芯片常常由于其熱膨脹系數而被安裝在一個或多個陶瓷襯底上，一方面，其熱膨脹系數與所使用的半導體芯片的熱膨脹系數幾乎沒有不同，另一方面，因為它們實現功率半導體芯片的工作的良好熱物化消散。

在功率半導體模塊中結合具有半導體功率芯片部件的(componented?with)一個或多個陶瓷襯底的一種已知可能性是將所使用的所有陶瓷襯底安裝在公共實心金屬基板上，該公共實心金屬基板的底側(underside)同時形成模塊的底側，并將功率半導體模塊通過其底側施加于熱沉。但是，基板妨礙襯底與熱沉之間的良好熱接觸。

替換配置消除了對實心金屬基板的需要。為了獲得襯底與熱沉之間的接觸壓力的均勻分布，或者用通過多個接合點系統被接合到熱沉的模塊外殼沿著各襯底的圓周側緣將其壓緊到熱沉，或者每個襯底特征在于(feature)緊固孔，以便例如借助于螺釘，可以沿著熱沉的方向在襯底的內部部分中產生接觸壓力。然而，此類不具有公共基板的功率半導體模塊具有功率半導體模塊與熱沉之間的多個接合點的復雜系統或需要在陶瓷襯底中制造安裝孔的缺點，再次增加復雜性，占用襯底上的寶貴空間，妨礙使熱消散到熱沉，并且使情況更糟的是，在每個孔的區域中存在陶瓷破裂的風險。

此外，結合在功率半導體模塊中的功率半導體芯片的數目越多，所需的襯底越大，其占位面積(footprint)越大，使其更難以獲得襯底相對于熱沉的均勻接觸壓力。除此之外，即使當只有一個功率半導體芯片發生故障時，也必須從使用中選出或修理具有多個功率半導體芯片部件的膨脹襯底。

需要一種功率半導體模塊，其不包括安裝模塊襯底的公共金屬基板且可以簡單地用幾個接合點安裝在熱沉上，同時還允許接合到用戶專用選通電路。

發明內容

現在將解釋的根據本發明的功率半導體模塊的實施例包括模塊底側、模塊外殼以及相互間隔開的至少兩個襯底，其中每個包括面對模塊外殼的內部的頂側(topside)以及背對模塊外殼的內部的底側。每個襯底的底側包括同時形成模塊底側的一部分的至少一個部分。經由此部分，可以使功率半導體模塊中廢棄熱物化消散到熱沉。此外，該模塊包括至少一個安裝裝置，例如，設置在兩個相鄰的襯底之間允許將功率半導體模塊固定到熱沉的安裝孔。

附圖說明

參照以下附圖和說明可以更好地理解本發明。圖中的部件不一定按比例，而是著重于說明本發明的原理。此外，在圖中，相同的參考標號表示相應的部分。在附圖中：

圖1是包括相互間隔開的兩個襯底的功率半導體模塊的透視圖；

圖2是安裝包括用戶專用選通電路的印刷電路板的如圖1所示的功率半導體模塊的透視圖；

圖3是如圖2所示的組件的分解圖；

圖4是包括相互間隔開的三個襯底的功率半導體模塊的一部分的透視圖，模塊外殼的凸緣被設置在相鄰的襯底之間；

圖5是包括相互間隔開的兩個襯底的功率半導體模塊的透視圖，在所述兩個襯底之間設置有印刷電路板被固定到的凸緣；

圖6是通過如圖2和3所示的組件的垂直剖視圖，其中，功率半導體模塊包括從模塊外殼的頂側引出且被配置為壓入觸頭(contact)的多個電觸頭；

圖7是通過如圖2和3所示的組件的垂直剖視圖，其中，功率半導體模塊包括從模塊外殼的頂側引出且被配置為壓力觸頭的多個電觸頭；

圖8是包括布置在單獨襯底上的兩個分立功率半導體開關的功率半導體模塊的電路圖；

圖9是包括三個半橋的功率半導體模塊的電路圖，每個半橋被布置在單獨的襯底上；

圖10是包括三個半橋的功率半導體模塊的電路圖，每個半橋包括高側開關和低側開關，其中，高側開關被共同布置在第一襯底上且低側開關被布置在第二襯底上；

圖11是包括三個半橋的功率半導體模塊的電路圖，其中，第一半橋被布置在第一襯底上且第二個被布置在第二襯底上，其中，第三半橋包括布置在第一襯底上的高側功率半導體開關以及布置在第二襯底上的低側功率半導體開關；