[發明專利]制造功率半導體器件的方法有效
| 申請號: | 201010178121.7 | 申請日: | 2010-05-18 |
| 公開(公告)號: | CN102254822A | 公開(公告)日: | 2011-11-23 |
| 發明(設計)人: | 林偉捷;徐信佑;楊國良;葉人豪 | 申請(專利權)人: | 茂達電子股份有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/28 |
| 代理公司: | 北京市浩天知識產權代理事務所 11276 | 代理人: | 劉云貴 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 制造 功率 半導體器件 方法 | ||
技術領域
本發明有關一種功率器件的制作方法,特別有關一種可改善不均勻電場分布的功率半導體器件的制作方法。
背景技術
功率器件主要用于電源管理的部分,例如應用于切換式電源供應器、計算機中心或周邊電源管理IC、背光板電源供應器以及馬達控制等等用途,其種類包含有絕緣柵雙極性晶體管(insulated?gate?bipolar?transistor,IGBT)、金屬氧化物半導體場效晶體管(metal-oxide-semiconductor?thin?film?transistor,MOSFET)與雙載子接面晶體管(bipolar?junction?transistor,BJT)等器件。
為了得到較低的接通電阻值、降低器件尺寸,且能夠在耗費低功率的情況下進行電壓控制,溝槽式(trench)功率MOSFET的發展成為功率器件的一大趨勢。如圖1所示,一現有溝槽式MOSFET功率器件10包含一n+型的半導體材質的芯片基材12。芯片基材12上利用外延生長晶體的方式形成一n-型的半導體層14,而半導體層14中則包含一第一溝槽16、多個第二溝槽18、一p型基體20、多個p+型區21及多個n+型的源極區22。第一溝槽16與第二溝槽18內均設置有一柵極氧化層32及多晶硅材料34,多晶硅材料34是作為溝槽式MOSFET功率器件10的柵極。一層間介電層24覆蓋于p型基體20、柵極及源極區22上方。一柵極金屬層26設置于層間介電層24上,經由接觸插塞(contact?plug)28與第一溝槽16內的柵極電連接,一源極金屬層27設置于層間介電層24上,經由多個接觸插塞30與多個源極區22及p+型區21電連接。在芯片基材12的另一面上,則設置有漏極金屬層36。
隨著電子產品日益朝向輕、薄、短、小發展,集成電路器件設計的尺寸與節距亦不斷縮小,以符合高集成化和高密度的潮流。因此,現有溝槽式MOSFET功率器件10的布局設計,也朝向縮減溝槽寬度及其節距而努力。然而,因與柵極電連接的接觸插塞有一定的工藝極限,形成接觸插塞用的開口必須具有一定的寬度,以利填入鎢等材料以形成接觸插塞,所以需要使第一溝槽16具有一定的寬度,例如0.8微米,以便使柵極具有足夠的頂表面積供形成接觸插塞。但多個第二溝槽18則不需接觸插塞的設置,因此溝槽寬度可較窄,例如0.2微米。于工藝上,第一溝槽16與第二溝槽18通常是藉由蝕刻工藝同時形成的,當溝槽寬度較寬時,由于負載作用(loading?effect)使得蝕刻速率較快,所以形成的深度也比較深。在p型基體20的深度均為一致的情形下,較深的柵極溝槽(gate?trench)導致較強的電場,使得電場不均勻,并且較大的電場也使得擊穿電壓(breakdown?voltage)降低。一種現有技術的解決方法是,犧牲這一帶p-n接合面及其附近的阻值,以將擊穿電壓提升至原預定值,但會影響可靠度。另一種現有技術的解決方法是,在第一溝槽16的周圍形成一環狀的保護環(guard?ring)摻雜區,例如圖2所示的現有溝槽式MOSFET功率器件11,其還具有一保護環摻雜區38。保護環摻雜區38摻雜有低濃度的p-型摻雜物,如此使得接合面高度降低,可降低阻值。但是現有形成保護環摻雜區的工藝尚需要使用一道掩模遮住保護環摻雜區以外的區域,導致工藝成本增加。如下述。
現有技術的功率半導體器件工藝會先在一半導體襯底上使用掩模定義主動區,然后會有如圖3的流程圖所示的若干使用到掩模的主要步驟。例如,進行步驟2,使用一掩模以于主動區的半導體襯底進行摻雜,而于預定位置形成保護環摻雜區;然后進行步驟3,使用一掩模以蝕刻襯底,形成柵極溝槽;后來進行步驟4,沉積多晶硅材料以填滿溝槽,并且回蝕刻(etching?back);然后進行步驟5,分別使用掩模進行n型及p型摻雜工藝,以制得所要的p基體、p+型區等摻雜區、及源極區;形成層間介電層后,進行步驟6,使用一掩模以于層間介電層中形成通孔(through?hole),填入鎢金屬,形成接觸插塞;然后進行步驟7,使用一掩模以將形成于層間介電層上的金屬層圖案化,形成源極金屬層與柵極金屬層。一般,形成金屬層后,還可使用掩模形成一保護層。如此,于現有技術的標準工藝中,總共需要使用7道掩模。特別注意到步驟2中,在形成保護環摻雜區時必須使用到掩模,而增加工藝成本。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于茂達電子股份有限公司,未經茂達電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010178121.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種平板集熱條帶鍍膜方法
- 下一篇:一種一維尺度受限的石墨烯納米帶的制備方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





