[發明專利]多位寬數據串行轉換裝置

有效

• 申請號: 201010176289.4
• 申請日: 2010-05-14
• 公開（公告）號: CN101826877A
• 公開（公告）日: 2010-09-08
• 發明（設計）人: 李廣;李運海
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H03M9/00
• 分類號: H03M9/00
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 彭愿潔;李文紅

1.一種多位寬數據串行轉換裝置，其特征在于，包括：數字邏輯模塊、 PLL模塊和第一串行轉換模塊；

所述數字邏輯模塊，接收八的偶數倍并行數據或十的偶數倍并行數據，用 于在串口速率選擇信號、位寬選擇信號和時鐘信號的控制下，將八的偶數倍并 行數據轉換為十六位并行數據或將十的偶數倍并行數據轉換為二十位并行數 據；所述串口速率選擇信號根據設定的串口速率進行設置；所述位寬選擇信號， 根據接收的八的偶數倍并行數據或十的偶數倍并行數據的位數進行設置；

所述PLL模塊，用于在所述串口速率選擇信號和位寬選擇信號的控制下， 由參考時鐘信號產生所述時鐘信號，所述時鐘信號包括采樣時鐘信號和同步時 鐘信號；

所述第一串行轉換模塊，用于在所述采樣時鐘信號和同步時鐘信號的控制 下，將所述二十位并行數據轉換為四位并行數據，或，將所述十六位并行數據 轉換為四位并行數據。

2.根據權利要求1所述的裝置，其特征在于，當所述數字邏輯模塊輸出 的是二十位并行數據時，用于產生占空比為20％的占空比信號；當所述數字邏 輯模塊輸出的是十六位并行數據時，用于產生占空比為25％的占空比信號。

3.根據權利要求2所述的裝置，其特征在于，所述PLL模塊，還用于產 生占空比選擇信號；

所述第一串行轉換模塊包括數據采樣單元、數據生成單元和數據同步單 元；

所述數據采樣單元，用于在所述采樣時鐘信號的上升沿，將所述二十位并 行數據的高十位輸出至所述數據生成單元，或將所述十六位并行數據的高八位 輸出至所述數據生成單元；在所述采樣時鐘信號的下降沿，將所述二十位并行 數據的低十位輸出至所述數據生成單元，或將所述十六位并行數據的低八位輸 出至所述數據生成單元；

所述數據生成單元，用于在所述占空比選擇信號的控制下，將所述二十位 并行數據或十六位并行數據轉換為四位并行數據輸出至所述數據同步單元；

所述數據同步單元，用于在所述同步時鐘信號的控制下，將所述四位并行 數據同步后輸出。

4.根據權利要求3所述的裝置，其特征在于，所述數據生成單元包括四 個相同的MUX電路，當所述數據采樣單元輸出的是二十位并行數據時，每個 MUX電路的控制端連接由所述占空比選擇信號產生的五路脈沖控制信號，四 個MUX電路的輸入端分別連接二十位并行數據中的五位數據，所述每個MUX 電路在所述脈沖控制信號的控制下將所述五位數據依次輸出。

5.根據權利要求3所述的裝置，其特征在于，所述數據生成單元包括四 個相同的MUX電路，當所述數據采樣單元輸出的是十六位并行數據時，每個 MUX電路的控制端連接由所述占空比選擇信號產生的四路脈沖控制信號，四 個MUX電路的輸入端分別連接十六位并行數據中的四位數據，所述每個MUX 電路在所述脈沖控制信號的控制下將所述四位數據依次輸出。

6.根據權利要求3所述的裝置，其特征在于，所述數據同步單元包括四 個D觸發器，所述數據生成單元輸出的四位并行數據分別輸入四個D觸發器 的輸入端，所述四個D觸發器的脈沖端均連接所述同步時鐘信號，所述四個D 觸發器的輸出端輸出同步后的四位并行數據。