[發(fā)明專利]一種數(shù)字式快速自動(dòng)增益預(yù)調(diào)節(jié)的裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201010176058.3
• 申請(qǐng)日: 2010-05-19
• 公開(kāi)（公告）號(hào): CN101826849A
• 公開(kāi)（公告）日: 2010-09-08
• 發(fā)明（設(shè)計(jì)）人: 楊東營(yíng);張文東;張志
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第四十一研究所
• 主分類號(hào): H03G3/20
• 分類號(hào): H03G3/20
• 代理公司: 北京捷誠(chéng)信通專利事務(wù)所 11221
• 代理人: 董琪

1.一種數(shù)字式快速自動(dòng)增益預(yù)調(diào)節(jié)的裝置，其特征在于：包括 一個(gè)耦合器、一個(gè)檢波器、一個(gè)模數(shù)轉(zhuǎn)換器、一個(gè)數(shù)模轉(zhuǎn)換器、一個(gè) 可變?cè)鲆娣糯笃鳌⒁粋€(gè)高精度模數(shù)轉(zhuǎn)換器、一個(gè)FPGA規(guī)則處理器和 一個(gè)數(shù)字信號(hào)處理器，其中：

起分路作用的耦合器的輸入端接收經(jīng)過(guò)電磁信號(hào)分析儀前端處 理過(guò)的中頻信號(hào)，

耦合器輸出一路中頻信號(hào)進(jìn)入檢波器，耦合器輸出另一路中頻信 號(hào)進(jìn)入可變?cè)鲆娣糯笃鳎?

檢波器對(duì)中頻信號(hào)檢波并輸出檢波電壓，該檢波電壓為直流電 壓，檢波電壓隨著輸入到檢波器的中頻信號(hào)的功率線性變化，

檢波器輸出的檢波電壓送入一個(gè)10位的模數(shù)轉(zhuǎn)換器對(duì)該檢波電 壓進(jìn)行模數(shù)轉(zhuǎn)換，將中頻信號(hào)的功率值轉(zhuǎn)變成數(shù)字量，

接收檢波器輸出的模數(shù)轉(zhuǎn)換器將數(shù)字量的中頻信號(hào)的功率值送 到FPGA規(guī)則處理器，數(shù)字量的中頻信號(hào)的功率值經(jīng)過(guò)FPGA規(guī)則處理 器內(nèi)部的程序規(guī)則處理后，按照當(dāng)前的中頻信號(hào)功率計(jì)算得出一個(gè)使 中頻信號(hào)功率處在高精度模數(shù)轉(zhuǎn)換器最佳轉(zhuǎn)換范圍內(nèi)的可變?cè)鲆娣? 大器的控制量，

控制量的具體計(jì)算過(guò)程為：按照當(dāng)前的信號(hào)功率和高精度模數(shù)轉(zhuǎn) 換器的最佳轉(zhuǎn)換范圍得出所需可變?cè)鲆娣糯笃鞯脑鲆妫俑鶕?jù)此增益 和可變?cè)鲆娣糯笃鞯奶匦裕?jì)算得出其控制電壓，根據(jù)此電壓和數(shù)模 轉(zhuǎn)換器的特性，計(jì)算得出一個(gè)使信號(hào)功率處在高精度模數(shù)轉(zhuǎn)換器最佳 轉(zhuǎn)換范圍內(nèi)的可變?cè)鲆娣糯笃鞯目刂屏浚?

FPGA規(guī)則處理器的一路輸出信號(hào)將得到的可變?cè)鲆娣糯笃鞯目? 制量輸出到數(shù)模轉(zhuǎn)換器，

數(shù)模轉(zhuǎn)換器將可變?cè)鲆娣糯笃鞯目刂屏哭D(zhuǎn)換為模擬電壓，通過(guò)該 電壓控制可變?cè)鲆娣糯笃鞯脑鲆嬷担瑥亩{(diào)節(jié)信號(hào)通路的中頻增益， 使中頻信號(hào)功率處在高精度模數(shù)轉(zhuǎn)換器的最佳轉(zhuǎn)換范圍內(nèi)，

由耦合器輸出并進(jìn)入到可變?cè)鲆娣糯笃鞯闹蓄l信號(hào)，經(jīng)過(guò)可變?cè)? 益放大器增益調(diào)節(jié)，使其功率處在高精度模數(shù)轉(zhuǎn)換器的最佳轉(zhuǎn)換范圍 內(nèi)，然后輸入到高精度模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換，

FPGA規(guī)則處理器接收高精度模數(shù)轉(zhuǎn)換器的輸出，同時(shí)FPGA規(guī)則 處理器將此次自動(dòng)增益控制等級(jí)數(shù)據(jù)輸出給數(shù)字信號(hào)處理器，即完成 了一次中頻自動(dòng)增益的調(diào)整。

2.如權(quán)利要求1所述的數(shù)字式快速自動(dòng)增益預(yù)調(diào)節(jié)的裝置，其 特征在于：所述耦合器為采用電阻電容搭建的交流耦合器，

所述檢波器型號(hào)為AD8307，

所述接收檢波器輸出的模數(shù)轉(zhuǎn)換器型號(hào)為MAX1242，

所述FPGA規(guī)則處理器型號(hào)為EP3SE80C1152C4，

所述數(shù)模轉(zhuǎn)換器型號(hào)為AD7243，

所述可變?cè)鲆娣糯笃餍吞?hào)為AD8367，

所述高精度模數(shù)轉(zhuǎn)換器型號(hào)為AD9445BSVZ-125，

所述數(shù)字信號(hào)處理器型號(hào)為ADSP-TS201。