[發(fā)明專利]基于DSP與FPGA芯片的動態(tài)電壓恢復(fù)器控制系統(tǒng)

無效

• 申請?zhí)枺?/td>: 201010171892.3
• 申請日: 2010-05-11
• 公開（公告）號: CN102244385A
• 公開（公告）日: 2011-11-16
• 發(fā)明（設(shè)計）人: 陳國棟;周悅;趙金良;宋晉峰
• 申請（專利權(quán)）人: 上海電氣集團股份有限公司
• 主分類號: H02J3/00
• 分類號: H02J3/00
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 胡美強

技術(shù)領(lǐng)域

本發(fā)明涉及電力系統(tǒng)與電力電子技術(shù)中的動態(tài)電壓恢復(fù)器(DynamicVoltage?Restorer，DVR)控制系統(tǒng)，特別是涉及一種基于DSP(Digital?SignalProcessing，數(shù)字信號處理芯片)及FPGA(Field?Programmable?Gate?Array，現(xiàn)場可編程門陣列)芯片的動態(tài)電壓恢復(fù)器控制系統(tǒng)。

背景技術(shù)

在所有電能質(zhì)量擾動(電壓變動、諧波、暫態(tài)、三相不對稱等)中，電壓跌落占有很大的比例，已經(jīng)成為影響電力負荷安全運行最突出的問題之

。電壓跌落主要是輸配供電線路的短路故障造成的，很難從根本上避免。在高新技術(shù)產(chǎn)業(yè)中，不少設(shè)備對電壓變動相當(dāng)敏感，如集成電路生產(chǎn)線、數(shù)控機床以及大型數(shù)據(jù)存儲設(shè)備等，電壓跌落會使這些用戶遭受重大損失。

動態(tài)電壓恢復(fù)器(DVR)不僅可以消除電壓跌落或者突升，而且可以改善諧波電壓和三相不對稱電壓，限制故障電流，有助于降低電能質(zhì)量惡化所引起的生產(chǎn)中斷、設(shè)備損壞和產(chǎn)品報廢等經(jīng)濟損失，被認為是目前解決電壓跌落問題最為經(jīng)濟、有效的用戶電力裝置。目前，關(guān)于DVR的研究主要集中在電壓的檢測、輸出補償電壓的計算以及動態(tài)電壓跟蹤控制等方面，新型檢測方法與新型控制策略對于控制系統(tǒng)的計算精度與計算速度的要求越來越高。另一方面，對于采用級聯(lián)多電平拓撲結(jié)構(gòu)的中壓大容量DVR，各級聯(lián)單元之間如何統(tǒng)一調(diào)度或相互通信也是控制系統(tǒng)面臨的難點，現(xiàn)有的控制系統(tǒng)難以滿足計算的高要求，且不能實現(xiàn)統(tǒng)一調(diào)度或相互通信。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種基于DSP與FPGA芯片的動態(tài)電壓恢復(fù)器控制系統(tǒng)，其能滿足快速動態(tài)響應(yīng)與高計算精度的要求，且能實現(xiàn)穩(wěn)定的數(shù)據(jù)通信。

本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的：一種基于DSP與FPGA芯片的動態(tài)電壓恢復(fù)器控制系統(tǒng)，其特征在于，其包括中央數(shù)據(jù)處理板、數(shù)據(jù)采集板、級聯(lián)單元調(diào)度板、通信接口板、電源板和驅(qū)動脈沖發(fā)生板，中央數(shù)據(jù)處理板、數(shù)據(jù)采集板、級聯(lián)單元調(diào)度板和通信接口板通過總線實現(xiàn)數(shù)據(jù)通信，總線包括一條十六位數(shù)據(jù)總線以及一條十二位地址總線，驅(qū)動脈沖發(fā)生板通過光纖與級聯(lián)單元調(diào)度板連接以實現(xiàn)數(shù)據(jù)通信。

優(yōu)選地，所述中央數(shù)據(jù)處理板包括第一DSP芯片、第二DSP芯片、第一FPGA芯片、第一電源管理模塊和第一晶振電路，第一電源管理模塊與第一晶振電路連接，第一晶振電路與第一DSP芯片、第二DSP以及第一FPGA芯片連接，第一DSP芯片、第二DSP芯片各自通過一條數(shù)據(jù)線與一條地址線與第一FPGA芯片連接。

優(yōu)選地，所述數(shù)據(jù)采集板包括第二FPGA芯片和第一模數(shù)轉(zhuǎn)換芯片、第一信號整形調(diào)理電路、第二電源管理模塊、第二晶振電路，第二FPGA芯片與第一模數(shù)轉(zhuǎn)換芯片、第二晶振電路、第二電源管理模塊連接，第一信號整形調(diào)理電路與第一模數(shù)轉(zhuǎn)換芯片連接。

優(yōu)選地，所述級聯(lián)單元調(diào)度板包括第三FPGA芯片、第三電源管理模塊、第三晶振電路、第一光纖驅(qū)動電路，第三FPGA芯片與第一光纖驅(qū)動電路、第三電源管理模塊、第三晶振電路連接，第三電源管理模塊還與第一光纖驅(qū)動電路連接。

優(yōu)選地，所述通信接口板包括第三DSP芯片、第四FPGA芯片、第四晶振電路、RS485接口、RS23接口、CAN接口、USB接口、HMI接口、SIM接口和Ethernet接口，第四晶振電路與第四FPGA芯片、第三DSP芯片連接，第四晶振電路為第四FPGA芯片與第三DSP芯片提供外接時鐘，第四FPGA芯片與RS485接口、RS232接口和SIM接口的數(shù)據(jù)線均有獨立連接，第四FPGA芯片與USB接口、HMI接口和Ethernet接口共用一條數(shù)據(jù)線，第三DSP芯片與CAN接口的數(shù)據(jù)線相連，第四FPGA芯片與第三DSP芯片之間通過共用一條數(shù)據(jù)總線實現(xiàn)數(shù)據(jù)通信。

優(yōu)選地，所述驅(qū)動脈沖發(fā)生板包括第五FPGA芯片、第二模數(shù)轉(zhuǎn)換芯片、第二信號整形調(diào)理電路、第五晶振電路、第四電源管理模塊、第二光纖驅(qū)動電路，第五晶振電路與第五FPGA芯片連接，第四電源管理模塊與第四FPGA芯片連接，第二信號整形調(diào)理電路與第二模數(shù)轉(zhuǎn)換芯片連接，第五FPGA芯片與第二模數(shù)轉(zhuǎn)換芯片、第二光纖驅(qū)動電路連接。