[發(fā)明專利]集成電路及其設(shè)計方法

無效

• 申請?zhí)枺?/td>: 201010170977.X
• 申請日: 2010-04-30
• 公開（公告）號: CN102117804A
• 公開（公告）日: 2011-07-06
• 發(fā)明（設(shè)計）人: 余紹銘;張長昀
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;G06F17/50
• 代理公司: 北京市德恒律師事務(wù)所 11306
• 代理人: 陸鑫;高雪琴

1.一種集成電路，包括：

至少一核心元件區(qū)與至少一密集組件單元；以及

多個半導(dǎo)體鰭片包括：

一核心半導(dǎo)體鰭片，位于所述至少一核心元件區(qū)中，其排列根據(jù)一設(shè)計規(guī)則使該核心半導(dǎo)體鰭片具有最低聚集密度；以及

其他半導(dǎo)體鰭片，位于所述至少一密集組件單元中，且其排列不根據(jù)該設(shè)計規(guī)則。

2.如權(quán)利要求1所述的集成電路，其中該設(shè)計規(guī)則中，至少一核心半導(dǎo)體鰭片與另一核心半導(dǎo)體鰭片相鄰。

3.如權(quán)利要求2所述的集成電路，其中該設(shè)計規(guī)則中，所述多個核心半導(dǎo)體鰭片平行排列，且兩者的腳距小于或等于65微米。

4.如權(quán)利要求2所述的集成電路，其中該設(shè)計規(guī)則中，所述多個核心半導(dǎo)體鰭片平行排列，且兩者間距小于或等于所述多個核心半導(dǎo)體鰭片的平均寬度的五倍。

5.如權(quán)利要求2所述的集成電路，其中該核心元件區(qū)包括邏輯元件，且該密集組件單元包括靜態(tài)隨機存取存儲器單元。

6.如權(quán)利要求1所述的集成電路，其中該密集組件單元包括靜態(tài)隨機存取存儲器單元。

7.如權(quán)利要求1所述的集成電路，其中該其他半導(dǎo)體鰭片包括分散的半導(dǎo)體鰭片。

8.如權(quán)利要求1所述的集成電路，其中所述多個半導(dǎo)體鰭片的高寬比介于2∶1至6∶1之間。

9.如權(quán)利要求1所述的集成電路，還包括至少一晶體管形成于部分所述多個半導(dǎo)體鰭片上。

10.一種集成電路的設(shè)計方法，包括：

將一半導(dǎo)體集成電路芯片分為不同的功能區(qū)塊，所述多個功能區(qū)塊包括一核心區(qū)域及至少一單元區(qū)域；

設(shè)計該核心區(qū)域及該單元區(qū)域的半導(dǎo)體鰭片；以及

于核心區(qū)域?qū)嵤┮辉O(shè)計規(guī)則，使半導(dǎo)體鰭片聚集成組，且每個半導(dǎo)體鰭片組中至少包含三個相鄰的半導(dǎo)體鰭片；以及

于該單元區(qū)域不實施該設(shè)計規(guī)則；

其中該單元區(qū)域的元件平均密度高于該核心區(qū)域的元件平均密度。

11.如權(quán)利要求10所述的集成電路的設(shè)計方法，還包括設(shè)計該核心區(qū)域以及該單元區(qū)域。

12.如權(quán)利要求10所述的集成電路的設(shè)計方法，其中該設(shè)計規(guī)則中，所述多個核心區(qū)域的半導(dǎo)體鰭片平行排列，且兩者的腳距小于或等于65微米。

13.如權(quán)利要求10所述的集成電路的設(shè)計方法，其中該設(shè)計規(guī)則中，所述多個核心區(qū)域的半導(dǎo)體鰭片平行排列，且兩者間距小于或等于所述多個核心區(qū)域的半導(dǎo)體鰭片的平均寬度的五倍；以及

該單元區(qū)域的半導(dǎo)體鰭片彼此分開。