[發明專利]集成電路結構的制造方法

有效

• 申請號: 201010169912.3
• 申請日: 2010-04-29
• 公開（公告）號: CN102142399A
• 公開（公告）日: 2011-08-03
• 發明（設計）人: 盧玠甫;劉世昌;蔡嘉雄
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/822
• 分類號: H01L21/822;H01L43/12
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

1.一種集成電路結構的制造方法，包括：

提供一基板；

形成一下電極層于該基板上；

形成一磁性穿隧結堆疊于該下電極層上；

形成一介電層覆蓋該磁性穿隧結堆疊；

形成一開口于該介電層中，以露出部分該磁性穿隧結堆疊；

填入一上電極材料于該開口；以及

圖案化該上電極材料與該介電層，其中在該開口中的一第一部分該上電極材料形成一上電極，在該介電層上的一第二部分該上電極材料形成一金屬條，連接該上電極。

2.根據權利要求1所述的集成電路結構的制造方法，還包括對該上電極材料實施一平坦化步驟，其中在實施該平坦化步驟后，該上電極材料的一層直接保留于該介電層上形成一導電層。

3.根據權利要求1所述的集成電路結構的制造方法，其中在形成該開口后，通過該開口露出該磁性穿隧結堆疊上表面的中心部位，該介電層覆蓋該磁性穿隧結堆疊上表面的邊緣部位。

4.根據權利要求1所述的集成電路結構的制造方法，還包括在形成下電極層前，形成一絕緣層于該基板上。

5.根據權利要求1所述的集成電路結構的制造方法，其中通過一相同掩模圖案化該上電極材料與該介電層。

6.一種集成電路結構的制造方法，包括：

提供一基板；

形成一下電極層于該基板上；

形成多層磁性穿隧結層于該下電極層上；

圖案化所述多層磁性穿隧結層，以形成一磁性穿隧結堆疊；

形成一介電層于該磁性穿隧結堆疊，其中該介電層的一上表面高于該磁性穿隧結堆疊的一上表面，部分該介電層形成于該磁性穿隧結堆疊的側壁；

蝕刻該介電層，以在該介電層中形成一開口，直至露出該磁性穿隧結堆疊的上表面；

填入一上電極材料于該開口，直至該上電極材料的上表面高于該介電層的上表面；以及

圖案化該上電極材料與該介電層。

7.根據權利要求6所述的集成電路結構的制造方法，還包括對該上電極材料實施一平坦化步驟，其中在實施該平坦化步驟后，在該介電層中的一第一部分該上電極材料形成一上電極，直接在該介電層上的一第二部分該上電極材料形成一金屬條，連接一行磁性穿隧結單元的該上電極。

8.根據權利要求6所述的集成電路結構的制造方法，其中在形成該開口后，通過該開口露出該磁性穿隧結堆疊上表面的中心部位，該介電層覆蓋該磁性穿隧結堆疊上表面的邊緣部位。

9.根據權利要求6所述的集成電路結構的制造方法，其中通過一硬掩模圖案化該上電極材料與該介電層，該硬掩模包括一非晶硅層與一形成于該非晶硅層上的氮氧化硅層。

10.根據權利要求6所述的集成電路結構的制造方法，其中通過一相同掩模圖案化該上電極材料與該介電層。