[發明專利]復位方法及復位控制裝置

有效

• 申請號: 201010167811.2
• 申請日: 2010-04-30
• 公開（公告）號: CN101840259A
• 公開（公告）日: 2010-09-22
• 發明（設計）人: 鄧志吉
• 申請（專利權）人: 北京星網銳捷網絡技術有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 王申

1.一種復位方法，其特征在于，包括：

接收到復位信號后，指示電子設備的CPU執行信息收集操作及數據保存操作，并啟用一級硬件定時器；

當所述CPU執行所述信息收集操作及數據保存操作的延遲時間使所述一級硬件定時器超時時，啟用二級硬件定時器；

當所述CPU執行所述信息收集操作及數據保存操作時發生的延遲次數使所述二級硬件定時器超時時，指示所述CPU停止執行所述信息收集操作但繼續執行所述數據保存操作，并啟用三級硬件定時器；

當所述CPU執行所述數據保存操作時發生的延時次數使所述三級硬件定時器超時時，發出整機復位指示信號，指示所述電子設備進行整機復位。

2.根據權利要求1所述的方法，其特征在于，所述啟用一級硬件定時器之后還包括：當所述CPU完成所述信息收集操作及數據保存操作后的等待時間使所述一級硬件定時器超時時，發出整機復位指示信號，指示所述電子設備進行整機復位。

3.根據權利要求2所述的方法，其特征在于，所述啟用三級硬件定時器之前還包括：當所述CPU完成數據保存操作后的等待時間使所述一級硬件定時器超時時，發出整機復位指示信號，指示所述電子設備進行整機復位。

4.根據權利要求3所述的方法，其特征在于，所述一級硬件定時器為第一非歸零計數器，所述接收到復位信號后，指示電子設備的CPU執行信息收集操作及數據保存操作，并啟用一級硬件定時器包括：

接收到復位信號后，將所述復位信號作為時鐘信號觸發D觸發器輸出高電平信號；

所述D觸發器輸出的高電平信號使能所述第一非歸零計數器對所述時鐘信號進行計數，當接收到來自于所述CPU的清零信號時，對所述第一非歸零計數器進行清零操作；

由所述復位信號直接指示所述CPU執行信息收集操作及數據保存操作。

5.根據權利要求4所述的方法，其特征在于，所述二級硬件定時器為第二非歸零計數器，所述當所述CPU執行所述信息收集操作及數據保存操作的延遲時間使所述一級硬件定時器超時時，啟用二級硬件定時器包括：

所述D觸發器輸出的高電平信號使能所述第二非歸零計數器對所述第一非歸零計數器的第P位輸出端輸出的高電平信號進行計數，其中，P為自然數。

6.根據權利要求5所述的方法，其特征在于，所述當所述二級硬件定時器超時，指示所述CPU停止執行所述信息收集操作但繼續執行所述數據保存操作，并啟用三級硬件定時器包括：

由所述第二非歸零計數器的第M位輸出的高電平信號指示所述CPU停止執行所述信息收集操作但繼續執行所述數據保存操作，并使能所述第三非歸零計數器對所述第一非歸零計數器的第N位輸出端輸出的高電平信號進行計數，其中，M和N為自然數，且M＜N＜P。

7.根據權利要求6所述的方法，其特征在于，當所述CPU執行所述數據保存操作時發生的延時次數使所述三級硬件定時器超時時，發出整機復位指示信號包括：所述第三非歸零計數器的第M位輸出端輸出高電平信號作為所述整機復位指示信號。

8.根據權利要求7所述的方法，其特征在于，當所述CPU完成所述信息收集操作及數據保存操作后的等待時間使所述一級硬件定時器超時時，發出整機復位指示信號包括：所述第一非歸零計數器的第R位輸出端輸出高電平信號作為所述整機復位指示信號，其中，R為自然數，且M＜N＜P＜R。

9.根據權利要求8所述的方法，其特征在于，當所述CPU完成數據保存操作后的等待時間使所述一級硬件定時器超時時，發出整機復位指示信號，指示所述電子設備進行整機復位包括：所述第一非歸零計數器的第Q位輸出端輸出的高電平信號與所述第二非歸零計數器的第M位輸出端輸出的高電平信號進行與操作后輸出所述整機復位指示信號，其中，Q為自然數，且M＜N＜P＜Q＜R。

10.根據權利要求9所述的方法，其特征在于，所述將所述復位信號作為時鐘信號觸發D觸發器輸出高電平信號之后還包括，所述D觸發器輸出的高電平信號使能第四非歸零計數器對所述清零信號進行計數，并由該第四非歸零計數器的第S位輸出端輸出高電平信號作為整機復位指示信號，指示所述電子設備進行整機復位，其中，S為自然數，且M＜N＜P＜Q＜R＜S。