[發(fā)明專利]一種數(shù)字系統(tǒng)及其上電復位電路

有效

• 申請?zhí)枺?/td>: 201010167606.6
• 申請日: 2010-04-30
• 公開（公告）號: CN101825939A
• 公開（公告）日: 2010-09-08
• 發(fā)明（設計）人: 劉小靈;齊凡;萬巍
• 申請（專利權）人: 深圳市芯海科技有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

1.一種數(shù)字系統(tǒng)的上電復位電路，其特征在于，所述電路包括：

第一寄存器組；

第一復位信號產生單元，用于在所述數(shù)字系統(tǒng)上電后，將所述第一寄存器 組的值與一預定的隨機數(shù)進行邏輯比較，當比較所述第一寄存器組的值與所述 預定的隨機數(shù)不同時，向所述數(shù)字系統(tǒng)中的待復位的數(shù)字電路發(fā)出復位信號， 所述復位信號同時作為所述第一寄存器組的使能信號，當比較所述第一寄存器 組的值與所述預定的隨機數(shù)相同時，停止向所述數(shù)字系統(tǒng)中的所述待復位的數(shù) 字電路發(fā)出所述復位信號，所述第一復位信號產生單元包括：生成所述預定的 隨機數(shù)的第一預定隨機數(shù)單元以及第一比較器，所述第一比較器的一個輸入端 連接所述第一預定隨機數(shù)單元，所述第一比較器的另一個輸入端連接所述第一 寄存器組的同相輸出引腳，所述第一比較器的輸出端同時連接所述第一寄存器 組的使能引腳和所述待復位的數(shù)字電路；

邏輯加單元，用于當所述數(shù)字系統(tǒng)上電、所述第一寄存器組接收到所述使 能信號后，將所述第一寄存器組的值加上一預定值。

2.如權利要求1所述的數(shù)字系統(tǒng)的上電復位電路，其特征在于，

所述第一比較器用于將所述第一寄存器組的值與所述第一預定隨機數(shù)單元 生成的所述預定的隨機數(shù)進行邏輯比較，當比較所述第一寄存器組的值與所述 預定的隨機數(shù)不同時，向所述待復位的數(shù)字電路發(fā)出復位信號，所述復位信號 同時作為所述第一寄存器組的所述使能信號發(fā)送給所述第一寄存器組的所述使 能引腳，當比較所述第一寄存器組的值與所述預定的隨機數(shù)相同時，停止向所 述數(shù)字系統(tǒng)中的所述待復位的數(shù)字電路發(fā)出所述復位信號。

3.如權利要求2所述的數(shù)字系統(tǒng)的上電復位電路，其特征在于，所述邏輯 加單元包括一加法器，所述加法器的一個輸入端連接一作為所述預定值的參考 電平，所述加法器的另一端連接所述第一寄存器組的所述同相輸出引腳，所述 加法器的輸出端連接所述第一寄存器組的信號輸入引腳。

4.一種數(shù)字系統(tǒng)，包括一上電復位電路，其特征在于，所述上電復位電路 采用如權利要求1至3任一項所述的數(shù)字系統(tǒng)的上電復位電路。

5.一種數(shù)字系統(tǒng)的上電復位電路，其特征在于，所述電路包括：

第二寄存器組，所述第二寄存器組的使能引腳連接一邏輯高電平；

第二復位信號產生單元，用于在所述數(shù)字系統(tǒng)上電后，將所述第二寄存器 組的值與一預定的隨機數(shù)進行邏輯比較，當比較所述第二寄存器組的值與所述 預定的隨機數(shù)不同時，向所述數(shù)字系統(tǒng)中的待復位的數(shù)字電路發(fā)出復位信號， 當比較所述第二寄存器組的值與所述預定的隨機數(shù)相同時，停止向所述數(shù)字系 統(tǒng)中的所述待復位的數(shù)字電路發(fā)出所述復位信號，所述第二復位信號產生單元 還用于在所述數(shù)字系統(tǒng)上電后，將所述預定的隨機數(shù)寫入所述第二寄存器組， 所述第二復位信號產生單元包括：生成所述預定的隨機數(shù)的第二預定隨機數(shù)單 元以及第二比較器，所述第二比較器的一個輸入端連接所述第二預定隨機數(shù)單 元，所述第二比較器的另一個輸入端連接所述第二寄存器組的同相輸出引腳， 所述第二比較器的輸出端連接所述待復位的數(shù)字電路。

6.如權利要求5所述的數(shù)字系統(tǒng)的上電復位電路，其特征在于，所述電路 還包括一計數(shù)器，所述第二寄存器組的所述使能引腳是通過所述計數(shù)器連接所 述邏輯高電平的。

7.如權利要求5所述的數(shù)字系統(tǒng)的上電復位電路，其特征在于，

所述第二比較器用于在所述數(shù)字系統(tǒng)上電后，將所述第二寄存器組的值與 所述第二預定隨機數(shù)單元生成的所述預定的隨機數(shù)進行邏輯比較，當比較所述 第二寄存器組的值與所述預定的隨機數(shù)不同時，向所述數(shù)字系統(tǒng)中的所述待復 位的數(shù)字電路發(fā)出所述復位信號，當比較所述第二寄存器組的值與所述預定的 隨機數(shù)相同時，停止向所述數(shù)字系統(tǒng)中的所述待復位的數(shù)字電路發(fā)出所述復位 信號；所述第二預定隨機數(shù)單元用于在所述數(shù)字系統(tǒng)上電后，將所述預定的隨 機數(shù)寫入所述第二寄存器組。