[發明專利]一種糾正多比特錯誤的ECC電路

有效

• 申請號: 201010167575.4
• 申請日: 2010-05-06
• 公開（公告）號: CN101834611A
• 公開（公告）日: 2010-09-15
• 發明（設計）人: 謝婧;來金梅
• 申請（專利權）人: 復旦大學
• 主分類號: H03M13/09
• 分類號: H03M13/09
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于FPGA技術領域，具體涉及一種使FPGA具有抗軟錯誤功能的電路結構。尤其涉及一種FPGA內的糾正多比特錯誤的ECC電路結構。

背景技術

FPGA具有獨特的現場可編程性和通用靈活性，電路功能可重配置，設計周期短，因而在國防武器裝備、民口通信、汽車、醫療等領域中得到日益廣泛的應用。但是隨著半導體工藝進入超深亞微米或納米尺度，小尺寸，高密度和低電壓所帶來的優勢面臨巨大挑戰--噪聲容限的減小，使得基于SRAM結構的FPGA器件極易受到位翻轉(bit?flips)[1]。這種源于軟錯誤(soft?error)的偶然的位翻轉，是由于高能帶粒子射入半導體器件靈敏區，產生部分額外的載流子，使器件邏輯狀態翻轉為相反狀態，從而存儲的信息出錯，導致系統功能紊亂，嚴重的可以導致災難性事故[2]。基于SRAM結構的FPGA，配置位流(configuration?bitstream)決定了設計電路的內部走線及功能[2]，位流信息中的每一位對應FPGA內部結構中的碼點(programmable?point)(即一個SRAM單元)。Xilinx公司的Virtex系列FPGA，易受到軟錯誤影響的敏感位(sensitive?bits)中，有91％來自于配置位(configuration?bits)[1]。因而，軟錯誤引起的單粒子翻轉(SEU-single-eventupset)，作用于配置存儲器(configuration?memory)，往往影響到FPGA既定的電路功能。

近些年，為了增強FPGA配置存儲器抗軟錯誤能力，國內外提出了很多方法。主流FPGA供應商Xilinx公司在其高性能的FPGA芯片Virtex系列中每幀數據采用一個ECC電路，可以糾正每幀數據中的1比特錯誤。但是宇宙射線會影響到編程點陣列的多列，進而產生多種錯誤形式。包括行多錯誤，列多錯誤及L型錯誤，在Virtex系列芯片的ECC校驗中，一個ECC字可以對應陣列中的一列，這樣，行多錯誤位由于分屬于不同的ECC字，因而這類行多錯誤能夠看作單個錯誤，ECC電路就可以處理了。然而對于其他情形，如列多錯誤及L型錯誤，由于它們屬于同一個ECC字內，則Virtex系列中的ECC電路無能為力。因此有必要提出一種能糾正由于宇宙射線引起的各種編程點錯誤的電路結構。

參考文獻：

[1]P.Graham，M.Caffrey，J.Zimmerman，D.E.Johnson，P.Sundararajan，andC.Patterson，“Consequences?and?Categories?of?SRAM?FPGA?Configuration?SEUs”，Millitary?and?Aerospace?Applications?of?Programmable?Logic?Devices(MAPLD)，2003

[2]S.Srinivasan，A.Gayasen，N.Vijaykrishnam，M.Kandemir，Y.Xie?andM.J.Irwin，“Improving?soft-error?tolerance?of?FPGA?configuration?bits”，ICCAD，2004

[3]J.Maiz，S.Hareland，K.Zhang，and?P.Armstrong，“Characterization?ofmulti-bit?soft?error?events?in?advanced?SRAMs，”，in?IEDMTech.Dig.，Dec.2003，pp.519-522

[4]T.Suzuki，Y.Yamagami，I.Hatanaka，A.Shibayama，H.Akamatsu?and?H?Yamauchi，“A?Sub-0.5-V?Operating?Embedded?SRAM?Featuring?a?Multi-Bit-Error-ImmuneHidden-ECC?Scheme”，IEEE?Journal?of?Solid-State?Circuits，Vol.41，No.1，Jan?2006

[5]R.W.Hamming，“Error?Detecting?and?Error?Correcting?Codes，”Bell?SystemTech.J.，29，147(1950)。

發明內容

本發明針對基于SRAM結構的FPGA，提出一種能糾正宇宙射線引起的各種軟錯誤的ECC電路，用于防止軟錯誤造成FPGA電路邏輯錯誤。