[發明專利]非易失性存儲器件及其制造方法

無效

• 申請號: 201010164498.7
• 申請日: 2010-04-13
• 公開（公告）號: CN101894805A
• 公開（公告）日: 2010-11-24
• 發明（設計）人: 林世潤;崔殷碩;李永昱;崔源峻;李起洪;李相范
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

1.一種非易失性存儲器件的制造方法，該方法包括：

在襯底上交替堆疊多個層間電介質層和多個導電層；

蝕刻所述層間電介質層和所述導電層以形成暴露所述襯底的表面的溝槽；

在所得到的形成有所述溝槽的結構上形成第一材料層；

在所述第一材料層上形成第二材料層；

去除所述第二材料層和所述第一材料層形成在所述溝槽的底部上的部分以暴露所述襯底的表面；

去除所述第二材料層；以及

用溝道層填充已去除所述第二材料層的所述溝槽。

2.如權利要求1所述的方法，其中所述第一材料層包括電荷阻擋層、電荷俘獲層或電荷存儲層、以及隧道絕緣層。

3.如權利要求1所述的方法，其中所述第一材料層用作選擇晶體管的柵極電介質層。

4.如權利要求1所述的方法，其中所述第二材料層由相對于所述第一材料層具有高蝕刻選擇性的材料形成。

5.如權利要求4所述的方法，其中所述第二材料層包括氮化物層或碳層。

6.如權利要求4所述的方法，其中所述第二材料層包括多晶硅層。

7.如權利要求1所述的方法，其中所述第二材料層具有從約1nm至約100nm的厚度。

8.一種非易失性存儲器件的制造方法，該方法包括：

在襯底上交替堆疊多個層間電介質層和多個導電層；

蝕刻所述層間電介質層和所述導電層以形成溝槽；

將被所述溝槽的內壁暴露的所述導電層蝕刻預定的厚度，以形成凹槽；

沿所述溝槽的整個表面形成電荷阻擋層、電荷俘獲層或電荷存儲層、以及隧道絕緣層，其中所述溝槽的整個表面包括所述導電層被所述凹槽暴露的表面；以及

去除所述隧道絕緣層、所述電荷俘獲層或所述電荷存儲層、以及所述電荷阻擋層形成在所述溝槽的底部上的部分。

9.如權利要求8所述的方法，還包括在去除所述電荷阻擋層、所述電荷俘獲層或所述電荷存儲層、以及所述隧道絕緣層之后用溝道材料填充所述溝槽。

10.如權利要求8所述的方法，還包括：

從所述層間電介質層的表面去除形成在所述溝槽的內壁上的所述隧道絕緣層、所述電荷俘獲層或所述電荷存儲層、以及所述電荷阻擋層，使得所述隧道絕緣層、所述電荷俘獲層或所述電荷存儲層、以及所述電荷阻擋層僅保留在所述凹槽內。

11.如權利要求8所述的方法，其中將所述導電層刻蝕預定的厚度以形成所述凹槽包括：

進行氧化工藝以氧化被所述溝槽的內壁暴露的所述導電層，從而形成預定厚度的氧化物層；以及

去除所述氧化物層。

12.如權利要求8所述的方法，還包括在沿所述溝槽的內壁形成的所述電荷阻擋層、所述電荷俘獲層或所述電荷存儲層、以及所述隧道絕緣層上形成鈍化層。

13.如權利要求12所述的方法，其中所述鈍化層由相對于所述隧道絕緣層具有高蝕刻選擇性的材料形成。

14.如權利要求13所述的方法，其中所述鈍化層包括氮化物層、碳層和多晶硅層中的任何一種。

15.如權利要求14所述的方法，還包括當所述鈍化層包括所述氮化物層或所述碳層時，在去除所述鈍化層、所述隧道絕緣層、所述電荷俘獲層或所述電荷存儲層、以及所述電荷阻擋層形成在所述溝槽的底部上的部分之后去除所述鈍化層。

16.如權利要求14所述的方法，還包括當所述鈍化層包括所述多晶硅層時，在去除形成在所述溝槽的底部上的所述鈍化層、所述隧道絕緣層、所述電荷俘獲層或所述電荷存儲層、以及所述電荷阻擋層之后對所述鈍化層進行固化工藝。

17.如權利要求12所述的方法，其中，在去除所述隧道絕緣層、所述電荷俘獲層或所述電荷存儲層、以及所述電荷阻擋層形成在所述溝槽的底部上的部分的過程中，所述鈍化層被一起去除，并且形成在所述溝槽的底部上的所述鈍化層、所述隧道絕緣層、所述電荷俘獲層或所述電荷存儲層、以及所述電荷阻擋層被蝕刻并去除，而留下所述凹槽內的所述鈍化層、所述電荷俘獲層或所述電荷存儲層、所述電荷阻擋層和所述隧道絕緣層。