[發明專利]垂直溝道雙柵隧穿晶體管及其制備方法

有效

• 申請號: 201010162453.6
• 申請日: 2010-04-28
• 公開（公告）號: CN101819975A
• 公開（公告）日: 2010-09-01
• 發明（設計）人: 臧松干;王鵬飛;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/78;H01L21/8238;H01L21/336
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明半導體器件技術領域，具體涉及一種半導體器件及其制造方法，特別涉及一種 包含采用垂直溝道雙柵結構的N型隧穿晶體管和采用凹陷溝道的P型MOS晶體管的倒相器 集成電路及其制造方法，屬于30納米技術節點以下制造技術。

背景技術

近年來，以硅集成電路為核心的微電子技術得到了迅速的發展，集成電路芯片的發展 基本上遵循摩爾定律，即半導體芯片的集成度以每18個月翻一番的速度增長。如今的集 成電路器件技術節點已經處于45納米左右，金屬-氧化物-硅場效應晶體管(MOSFET)的 尺寸不斷地變小，單位陣列上的晶體管密度也越來越高，隨之而來的短溝道效應也愈加明 顯，它使得晶體管的漏電流上升、閾值電壓降低，增加了集成芯片的功耗。當溝道長度下 降到30納米以下時，有必要使用新型的器件以獲得較小的漏電流，從而降低芯片功耗。

解決上述問題的方案之一就是采用隧穿場效應晶體管(TFET)結構。和傳統的MOSFET 相比，隧穿場效應晶體管可以進一步縮小電路的尺寸，具有低漏電流、低亞閾值擺幅、低 功耗等優異特性。圖1給出了一個平面溝道的隧穿場效應晶體管結構，它包括一個襯底區 100、一個源區101、一個漏區102和一個柵區，所述柵區包括一個絕緣層110和一個導電 層103。104是柵區的側墻結構，為絕緣材料，比如為氮化硅。105是該晶體管的鈍化層， 它們將該晶體管與其它器件隔開，并保護該晶體管不受外界環境的影響。導體106、107 和108是金屬材料，分別作為該晶體管源極、柵極和漏極的電極。對于N型的隧穿型場效 應晶體管，源區101為P型摻雜，漏區102為N型摻雜，當柵極和漏極加正電壓時，晶體 管開啟，此時，漏極的正電壓使得漏區102與源區101形成一個反向偏壓的二極管，因而 降低了漏電流。然而，隧穿型場效應晶體管雖然在可以微縮到20納米以下，但是在減小 漏電流的同時，其驅動電流卻也有所降低。

發明內容

本發明的目的在于提出一種新型的半導體器件及其制備方法，該半導體器件在抑制漏 電流產生的同時，也可以提高驅動電流。

本發明提出的新型的半導體器件，它包括一個半導體襯底、在所述半導體襯底上形成 的一個N型隧穿晶體管和一個P型MOS晶體管。所述的半導體襯底為單晶硅、多晶硅或者 絕緣體上的硅(SOI)。

進一步地，對于所述的N型隧穿應晶體管采用垂直溝道結構，還包括：在所述半導體 襯底內垂直溝道之下形成的具有第一種摻雜類型的漏區；在所述半導體襯底內垂直溝道之 上形成的具有第二種摻雜類型的源區；在所述垂直溝道的兩側形成的垂直于襯底表面的柵 區。所述的第一種摻雜類型為n型，第二種摻雜類型為p型。所述的柵區包括一層柵氧化 層、一層高K材料層和一層金屬柵材料，所述的金屬柵材料為TiN、TaN、RuO₂、Ru或 WSi合金，或者其摻雜的多晶硅材料。

更進一步地，對于所述的P型MOS晶體管采用凹陷溝道結構，還包括：所述半導體襯 底內的第一種摻雜類型的區域；在所述半導體襯底內凹陷溝道區域的兩側形成的具有第二 種摻雜類型的源區和漏區；在所述凹陷溝道區域之上形成的覆蓋整個凹陷溝道區域的柵 區。所述的第一種摻雜類型為n型，第二種摻雜類型為p型。所述的柵區包括一層柵氧化 層、一層高K材料層和一層金屬柵材料，所述的金屬柵材料為TiN、TaN、RuO₂、Ru、 WSi合金或者摻雜的多晶硅材料。

垂直溝道的雙柵隧穿晶體管在減小漏電流的同時也可以獲得更高的驅動電流，而且凹 陷型的溝道結構，使得P型MOS晶體管的溝道長度可以大于水平方向的柵長，從而抑制了 漏電流的產生。同時，金屬柵和高介電常數柵介質的使用，一方面降低了柵極的漏電流， 另一方面也可以降低柵介質的電學厚度，從而可以提高柵極對溝道電流的控制能力。

本發明還提出了這種新型的半導體器件的制造方法，包括如下步驟：

提供一個具有第一種摻雜類型的半導體襯底；

進行離子注入，在所述半導體襯底內形成第一種摻雜類型的區域；

進行離子注入，在所述半導體襯底內形成第二種摻雜類型的區域；

淀積形成一層硬質掩膜和第一層光刻膠；

掩膜曝光刻蝕暴露出襯底，并刻蝕襯底形成器件的凹陷溝道結構；

第一層光刻膠剝離；

旋涂形成第二層光刻膠；

掩膜曝光刻蝕暴露出襯底，并刻蝕襯底形成器件的垂直溝道結構；