[發明專利]可實現復位的多芯片系統以及多芯片復位的控制方法

無效

• 申請號: 201010159891.7
• 申請日: 2010-04-23
• 公開（公告）號: CN102237865A
• 公開（公告）日: 2011-11-09
• 發明（設計）人: 高玉山;王玉田
• 申請（專利權）人: 杭州華三通信技術有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 王一斌;王琦

1.一種可實現復位的多芯片系統，包括：

輸出電源；

共用一路輸出電源的若干受電芯片；

其特征在于，還包括：

邏輯控制芯片，其在接收到輸入的復位信號后，向共用同一路輸出電源的各受電芯片分時輸出復位信號、以使該路輸出電源在每次有芯片復位時的負載電流變化率小于預定的閾值。

2.如權利要求1所述的多芯片系統，其特征在于，邏輯控制芯片進一步以預先劃分的芯片組為單位，向共用同一路輸出電源的各受電芯片分時輸出復位信號。

3.如權利要求2所述的多芯片系統，其特征在于，各芯片組中的受電芯片工作電流之和均處于預定的取值區間內。

4.如權利要求2所述的多芯片系統，其特征在于，

輸出電源為多路、每路輸出電源分別提供不同的輸出電壓；

若干受電芯片具有不同工作電壓需求，其中，具有相同工作電壓需求的受電芯片共用對應的一路輸出電源，且，同時具有多于一種工作電壓需求的受電芯片僅屬于一路輸出電源的一個芯片組。

5.如權利要求2至4中任一項所述的多芯片系統，其特征在于，對于共用同一路輸出電源的所有芯片組，邏輯控制芯片分時輸出的所有復位信號在最后一個芯片組觸發復位后同時停止輸出。

6.如權利要求2至4中任一項所述的多芯片系統，其特征在于，邏輯控制芯片具有與受電芯片數量相同的輸出管腳，且每個輸出管腳分別連接一個受電芯片的復位輸入端；

邏輯控制芯片內還進一步存儲有芯片組列表，芯片組列表中記錄有連接每個芯片組內所有受電芯片的輸出管腳，以供邏輯控制芯片識別分屬于不同芯片組的各受電芯片。

7.如權利要求2至4中任一項所述的多芯片系統，其特征在于，邏輯控制芯片具有與芯片組數量相同的輸出管腳，且每個輸出管腳分別連接一個芯片組內所有受電芯片的復位輸入端；

邏輯控制芯片進一步依據管腳來識別不同的芯片組。

8.如權利要求2至4中任一項所述的多芯片系統，其特征在于，邏輯控制芯片接收到輸入的復位信號來自CPU、或看門狗、或手動輸入裝置。

9.一種多芯片復位的控制方法，適用于包含輸出電源、以及共用一路輸出電源的若干受電芯片的多芯片系統；

其特征在于，該控制方法包括如下步驟：

在接收到輸入的復位信號后，向共用同一路輸出電源的各受電芯片分時輸出復位信號、以使該路輸出電源在每次有芯片復位時負載電流變化率小于預定的閾值。

10.如權利要求9所述的控制方法，其特征在于，該控制方法進一步以預先劃分的芯片組為單位，向共用同一路輸出電源的各受電芯片分時輸出復位信號。

11.如權利要求10所述的控制方法，其特征在于，各芯片組中的受電芯片工作電流之和均處于預定的取值區間內。

12.如權利要求10所述的控制方法，其特征在于，

輸出電源為多路、每路輸出電源分別提供不同的輸出電壓；

若干受電芯片具有不同工作電壓需求，其中，具有相同工作電壓需求的受電芯片共用對應的一路輸出電源，且，同時具有多于一種工作電壓需求的受電芯片僅屬于一路輸出電源的一個芯片組。

13.如權利要求9至12中任一項所述的控制方法，其特征在于，對于共用同一路輸出電源的所有芯片組，該控制方法分時輸出的所有復位信號在最后一個芯片組觸發復位后同時停止輸出。

14.如權利要求9至12中任一項所述的控制方法，其特征在于，該控制方法接收到輸入的復位信號為上電復位信號、或軟件復位信號、或超時復位信號、或硬件復位信號。